期末复习题计算机组成原理

复习题

一、单项选择题（每题2分，共30分）

1. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是（B ）。 A.巴贝奇 B.冯·诺依曼 C.帕斯卡 D.贝尔

2. 至今为止，计算机中所有信息仍以二进制方式表示的理由是（ C ）。

A． 节约原件 B．运算速度快 C．由物理器件的性能决定 D．信息处理方便

3. 计算机硬件能够直接识别的语言是（ D ）。

A．高级语言 B．自然语言 C．汇编语言 D．机器语言

4. 机器主频周期是指（ C ）。 A.指令周期 B.总线周期 C.时钟周期 D.存取周期

5. 若一台计算机的机器字长为4字节，则表明该机器（C ）。

A．能处理的数值最大为4位十进制数 B．能处理的数值最多为4位二进制数组成

C．在CPU中能够作为一个整体处理32位的二进制代码 D．在CPU中运算的结果最大为232

6. 用于科学计算的计算机中，标志系统性能的主要参数是（C ）。

A．主时钟频率 B．主存容量 C．MFLOPS D．MIPS

7. 下列（D ）不属于系统程序。

A．数据库系统 B．操作系统 C．编译程序 D．编辑程序

8. 一片1MB的磁盘能存储（D ）字节的数据。 A．10 B．10 C．10 D．2

9. 存储单元是指（B ）。

A．存放一个字节的所有存储元集合 B．存放一个存储字的所有存储元集合

C．存放一个二进制信息位的存储元集合 D．存放一条指令的存储元集合

10. 存储字是指（A ）。

A．存放一个存储单元中的二进制代码组合 B．存储单元的个数

C．存放一个存储单元中的二进制代码位数 D．机器指令的位数

11. 存储字长是指（C ）。

A．存放在一个存储单元中的二进制代码组合 B．存储单元的个数

C．存放在一个存储单元中的二进制代码位数 D．机器指令的位数

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

12. 关于ASCII编码的正确描述是（ B）。

A．使用8位二进制代码，最右边一位为1 B．使用8位二进制代码，最左边一位为0

C．使用8位二进制代码，最右边一位为0 D．使用8位二进制代码，最左边一位为1

若二进制数为1111.101，则相应的十进制数为（ A ）。

A．15.625 B．15.5 C．14.625 D．14.5

若十六进制数为B5.4，则相应的十进制数为（D ）。

A．176.25 B．176.5 C．181.5 D． 181.25

若十进制数为132.75，则相应的十六进制数为（ B ）。

A．21.3 B．84.C C．24.6 D．84.6

下列说法正确的是（B ）。

A．当机器采用补码表示时，0有两种编码方式 B．当机器采用原码表示时，0有两种编码方式

C．当机器采用反码表示时，0有一种编码方式 D．无论机器数采用何种码表示，0都有两种编码方式

在整数定点机中，下列说法正确的是（B ）。

A．原码和反码不能表示-1，补码可以表示-1 B．3种机器数均可表示-1

C．原码和补码不能表示-1，反码可以表示-1 D．都不能表示-1

计算机中表示地址时，采用（D ）。 A．原码 B．补码 C．移码 D．无符号数

若十进制数为49，则其对应的补码[X]补为（ C ）。

A.11100011 B.11111001 C.11001111 D.11001110

主要用于表示浮点数中的阶码的是（D）。 A. 原码 B. 补码 C. 反码 D. 移码

6692013.

14.

15.

16.

17.

18.

19.

20.

21. 一个n+1位整数原码的数值范围是（D ）。

A.

2n1＜x 2n1 B.

2n1x＜2n1

C.

2n1＜x2n1 D.

2n1x2n1

22. 假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（D ）。

A．0~(1215) B．(1215)~(1215) C．1~1 D．1~(1215)

23. N位定点整数（有符号）表示的最大值是（ B ）。

A.2n B.2n1 C.2n1 D.2n11

24. 已知X0且X原 X0.X1X2Xn，则[X]补可通过（ C）求得。

A.按位求反，末位加1 B．求补

C. 除

X0外，各位按位求反，末位加1 D．[X]反1

25. 组成一个运算器需要多个部件，但下面所列（ D ）不是组成运算器的部件。

A．通用寄存器组 B．数据总线 C．ALU D．地址寄存器

26. 定点补码加法运算中，（ B ）时表明运算结果必定发生了溢出。

A．双符号位相同 B．双符号位不同 C．正负相加 D．两个负数相加

27. 采用补码运算的目的是为了（B ）。

A.加速运算 B.设计简单 C.节省设备 D.方便用户

28. 在定点机中执行算术运算时会产生溢出，其根本原因是（ B ）。

A．主存容量不够 B．运算结果无法表示 C．操作数地址过大 D．栈溢出

29. 在补码的加减法中，用两位符号位判断溢出，两位符号位S1S201时，表示（ B ）。

A.结果为正数，无溢出 B.结果正溢出 C.结果负溢出 D.结果为负数，无溢出

30. 若[X]补X0,X1X2KXn，其中X0为符号位，X1位最高数值位。若（B ）则，当补码左移时，将会发生溢出。

A．X0X1 B．X0X1 C．X00 D．X11

31. 两补码数相加，采用1位符号位，当（D ）时表示结果溢出。

A.符号位有进位 B.符号位进位和最高数位进位异或结果为0

C.符号位为1 D.符号位进位和最高数位进位异或结果为1

32. 在定点运算器中，无论采用双符号位还是单符号位，必须有（ ），它一般用（ ）来实现。（C ）

A.译码电路，与非门 B.编码电路，或非门

C.溢出判断电路，异或门 D.移位电路，与或非门

33. 计算机内的减法是用（C ）来实现的。

A．将被减数加到减数中 B．从被减数中减去减数 C．补数的相加 D．从减数中减去被减数

34. 补码定点整数0101 0101 左移两位后的值为（B ）。

A.0100 0111 B.0101 0100 C.0100 0110 D.0101 010

35.

补码定点整数1001 0101右移1位后的值为（ D ）。

A.0100 1010 B.0100 1010 C.1000 1010 D.1100 1010

36. 已知一个8位寄存器的数值为11001010，将该寄存器小循环左移一位后，结果为（A ）。

A.01100101 B.10010100 C.10010101 D.01100100

37. 在补码加减交替除法中，参加操作的数和商符分别是（B ）。

A．绝对值的补码 在形成商值的过程中自动形成 B．补码 在形成商值的过程中自动形成

C．补码 由两数符号位“异或”形成 D．绝对值的补码 由两数符号位“异或”形成

38. 在原码一位乘中，当乘数Yi为1时，（B ）。

A.被乘数连同符号位与原部分积相加后，右移一位 B.被乘数绝对值与原部分积相加后，右移一位

C.被乘数连同符号位右移一位后，再与原部分积相加 D.被乘数绝对值右移一位后，再与原部分积相加

39. 下列关于定点数一位原码乘法的描述正确的是（ D ）。

Ⅰ.符号位不参与运算，根据数值位的乘法运算结果确定结果的符号位

Ⅱ.在原码一位乘法过程中，所有的移位均是算术移位操作

Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位寄存器

A．Ⅱ、Ⅲ B．只有Ⅱ C．只有Ⅲ D．全错

在原码两位乘中，符号位单独处理，参加操作的数是（A ）。

A．原码 B．绝对值的补码 C．补码 D．绝对值

原码乘法是（C ）。

A.先取操作数绝对值相乘，符号位单独处理 B.用原码表示操作数，然后直接相乘

C.被乘数用原码表示，乘数取绝对值，然后相乘 D.乘数用原码表示，被乘数取绝对值，然后相乘

浮点加减中的对阶采取的方法是（A ）。

A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同

C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同

采用规格化的浮点数最主要是为了（D ）。

40.

41.

42.

43.

A.增加数据的表示范围 B.方便浮点运算 C.防止运算时数据溢出 D.提高数据的表示精度

44. 若浮点数用补码表示，则判断运算结果为规格化数的方法是（C ）。

A．阶符与数符相同，则为规格化数 B．小数点后第一位为1，则为规格化数

C．数符与小数点后第一位数字相异，则为规格化数 D．数符与小数点后第一位数字相同，则为规格化数

45. 在浮点机中，判断原码规格化的原则是（B ）。

A．尾数的符号位与第一位不同 B．尾数的第一位数为1，数符任意

C．尾数的符号位与第一位相同 D．阶符与数符不同

46. 如果浮点数的尾数采用补码表示，则下列（D ）中的尾数是规格化数形式。

A.1.11000 B.0.01110 C.0.01010 D.1.00010

47. 在浮点数编码表示中（D ）在机器数中不出现，是隐含的。

A． 阶码 B．符号 C．尾数 D．基数

48. 浮点数的精度取决于（C ）。

A.阶码的位数 B.阶码采用的编码 C.尾数的位数 D.尾数采用的编码

49. 表示浮点数的范围是由浮点数的（A ）决定的。

A.阶码的位数 B.阶码采用的编码 C.尾数的位数 D.尾数采用的编码

50. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（C ）。

A.阶符与数符相同为规格化数 B.阶符与数符相异为规格化数

C.数符与尾数小数点后第一位数字相异为规格化数

D.数符与尾数小数点后第一位数字相同为规格化数

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

51. CPU不能直接访问的是（D ）。

A. Cache B. ROM C.内存 D.外存

52. 存储周期是指（D ）。

A.存储器的读出时间 B.存储器进行连续读和写操作所允许的最短时间间隔

C.存储器的写入时间 D.存储器进行连续写操作所允许的最短时间间隔

53. 存储器是计算机系统的记忆设备，主要用于（D ）。

A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据

54. 半导体静态存储器 SRAM 的存储原理是（B ）。

A.依靠定时刷新 B.依靠双稳态电路 C.依靠读后再生 D.信息不再变化

55. DRAM 的存储原理是（A ）。

A.依靠定时刷新 B.依靠双稳态电路 C.依靠读后再生 D.信息不再变化

56. DRAM的刷新时以（A ）为单位的。

A.行 B.列 C.存储单元 D.存储字

57. EPROM是指（D ）。

A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器

58. RAM中每个存储单元为16位，则下面所述正确的是（B ）。

A.地址线也是16位 B.地址线与16无关 C.地址线与16有关 D.地址线不得少于16位

59. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为（C ）。

A.16K×16位 B.32K×8位 C.64K×8位 D.16K×1位

60. 某存储器容量为32K×16位，则（C ）。

A.地址线为16根，数据线为32根 B.地址线为32根，数据线为16根

C.地址线为15根，数据线为16根 D.地址线为15根，数据线为32根

61. 在按字节编址的存储器中，每个编址单元中存放（B ）。

A.1位 B.8位 C.16位 D.32位

62. 某机字长32位，主存容量为256M字节，按字编址。主存的寻址范围为（A ）。

A．0~256M-1 B．0~64M-1 C．0~128M-1 D．256M

63. 机器字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是（C ）。

A．0~256K1 B．0~512K1 C．0~2M1 D．0~1M1

64. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为（C ）。

A.410字节 / 秒 B.4M 字节 / 秒 C.810字节 / 秒 D.8M 字节 / 秒

65. 有关高速缓冲存储器（Cache）的说法，正确的是（ B ）。

A.只能在CPU以外 B. CPU内、外都可设置Cache

C.只能在CPU以内 D. 若存在Cache，CPU就不能再访问内存

66. 在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为（ B ）ns。

A．5.4 B．6.6 C．8.8 D．9.2

67. 某机器的主存储器共32KB，由16片16K1位（内部采用128128 存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（A ）个存储周期。

A．128 B．256 C．1024 D．16384

68. Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组。主存有4096块，主存地址共需（A ）位。A．19 B．18 C．17 D．16

69. 下列叙述错误的是（ C ）。

A．随机存储器可随时存取信息，掉电后信息丢失 B．访问随机存储器时，访问时间与单元的物理位置无关

C．主存储器中存储的信息均是不可改变的 D．随机存储器和只读存储器可以统一编址

70. 下列说法中正确的是（ B ）。

Ⅰ.半导体RAM信息可读可写，且断电后仍能保持记忆

Ⅱ.动态RAM是易失性RAM，且静态RAM中的存储信息是不易失的

Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的

Ⅳ.半导体RAM是非易失性RAM

A．Ⅰ、Ⅱ B．只有Ⅲ C．Ⅱ、Ⅳ D．全错

71. 存储器的随机访问方式是指（D ）。

A.可随意访问存储器 B.按随机文件访问存储器 C.可对存储器进行读出与写入

D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

72. 堆栈是一种（A ）存储器。

A.先进后出 B.随机 C.只读 D.先进先出

73. 为了解决CPU和主存速度不匹配的问题，通常采用的方法是（B ）。

66

A．采用速度更快的主存 B．在CPU和主存之间插入少量的高速缓冲存储器

C．在CPU周期中插入等待周期 D．扩大主存的容量

74. 在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（B ）。

A．刷新 B．再生 C．写保护 D．主存校验

75. 关于Cache的3种基本映射方式，下面叙述中错误的是（ D ）。

A．Cache的地址映射有全相联、直接、多路组相联等3种基本映射方式

B．全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高

C．多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率

D．直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率

76. 当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中传送和写入信息的数据宽度各为（C ）。

A.块、页 B.字、字 C.字、块 D.块、块

77. Cache是（C ）。

A.主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度 D.辅助存储器的一部分

78. 交叉存储器实际上是一种 存储器，它能 执行 独立的读写操作。（A ）

A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个

79. 关于奇偶校验功能的正确描述是（C ）。

A．能检测奇数个错 B．能检测偶数个错

C．奇校验能检测奇数个错，偶校验能检测偶数个错 D．都不对

80. 以下能够发现两位错误并能纠正一位错误的编码是（B ）。

A．CRC码 B．海明码 C．偶校验码 D．奇校验码

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

81. CPU中不包括（C）。

A．操作码译码器 B．指令寄存器 C．地址译码器 D．通用寄存器

82. CPU包括（B ）。

A．控制器 B．运算器和控制器 C．运算器和主存 D．运算器、控制器和主存

83. 当代CPU内部包括（B ）。

84.

85.

86.

87.

88.

A.控制器 B.控制器、运算器、Cache C.运算器和主存 D.控制器、ALU和主存

程序计数器属于（ B ）。

A． 运算器 B．控制器 C．存储器 D．I/O设备

存放预执行指令地址的寄存器是（A ）。

A．程序计数器（PC） B．数据寄存器（MDR） C．指令寄存器（IR） D．地址寄存器（MAR）

指令寄存器的位数取决于（ B）。

A．存储器的容量 B．指令字长 C．机器字长 D．CPU管脚数

CPU中通用寄存器的位数取决于（C ）。

A．存储器的容量 B．指令字长 C．机器字长 D．CPU管脚数

状态寄存器用来存放（ D）。

A.算术运算结果 B.逻辑运算结果 C.运算类型 D.算术、逻辑运算及测试指令的结果状态

89. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ A ）。

A．90ns B．80ns C．70ns D．60ns

90. 下列不会引起指令流水阻塞的是（ A ）。

A．数据旁路 B．数据相关 C．条件转移 D．资源冲突

91. 流水线中造成控制相关的原因是执行（A ）指令而引起。

A.条件转移 B.无条件转移 C.算逻 D.访存

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

92. 指令是（A ）。

A．给计算机的一个个操作命令 B．通常用于构成主存的集成电路

C．计算机中的一个部件 D．完成操作功能的硬件

93. 扩展操作码是（ D ）。

A.操作码字段外辅助操作字段的代码 B.指令格式中不同字段设置的操作码

C.操作码字段中用来进行指令分类的代码 D.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指令可以有不同的操作码长度

94. 在指令格式中，采用扩展操作码设计方案的目的是（ C ）。

A.减少指令字长度 B.增加指令字长度 C.保持指令字长度不变而增加指令的数量

D.保持指令字长度不变而增加寻址空间

95. 某指令系统有180条指令，对操作码采用固定长度的二进制编码，最少需要用（B ）位。

A. 32 B.8 C.16 D. 4

96. 零地址指令的操作数一般隐含在（C ）中。

A.磁盘 B.磁带 C.寄存器 D.光盘

97. 单地址指令（D ）。

A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理 C.无处理双操作数的功能

D.既能对单操作数进行加工处理，也能在隐含约定另一操作数（或地址）时，对双操作数进行运算

98. 采用直接寻址方式，则操作数在（ A ）。

A.主存中 B.寄存器中 C.直接存取存储器中 D.光盘中

99. 操作数在寄存器中的寻址方式称为（B ）寻址。

A．直接 B．寄存器 C．立即 D．寄存器间接

100. 寄存器间接寻址方式中，操作数在（C ）中。

A．通用寄存器 B．堆栈 C．主存单元 D．ACC

101. 指令中地址码字段中直接提供存储单元存放操作数的有效地址，则它是（A ）寻址方式。

A.间接 B.立即 C.寄存器 D.直接

102. 下为了缩短指令中某个地址段的位数，有效的方法是采取（A ）。

A.立即寻址 B.变址寻址 C.间接寻址 D.寄存器寻址

103. 列寻址方式中，执行速度最快的是( A )。

A.立即寻址 B.寄存器间接寻址 C.直接寻址 D.相对寻址

104. 指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式，可以实现（D ）。

A.堆栈寻址 B.程序的条件转移 C.程序的无条件转移 D.程序的条件转移或无条件转移

105. （B ）方式对实现程序浮动提供了支持。

A.变址寻址 B.相对寻址 C.间接寻址 D.寄存器间接寻址

106.转移指令执行结束后，程序计数器PC中存放的是（B ）。

A.该转移指令的地址 B.顺序执行的下条指令地址 C.转移的目标地址 D.任意指令地址

107. 控制器的功能是（ D ）。

A．产生时序信号 B．从主存取出指令

C．完成指令操作码译码 D．从主存取出指令、分析指令并产生有关的操作控制信号

108. 主机中能对指令进行译码的部件是（ C ）。

B.运算器 C.控制器 D.存储器

109. 以硬连线方式构成的控制器也称为（ A ）。

A．组合逻辑型控制器 B．微程序控制器 C．存储逻辑型控制器 D．运算器

110. 在控制器的控制信号中，相容的信号是（ B ）信号。

A．可以相互替代 B．可以相继出现 C．可以同时出现 D．不能同时出现

111. 以下叙述中，正确的是（ A ）。

A.同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B.同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C.同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D.以上选项都不对

112. 在微程序控制方式中，机器指令和微指令的关系是（A ）。

A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段（或一个）微程序来解释执行

C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成

113. 与微指令的执行周期相对应的是（B ）。

A.指令周期 B.机器周期 C.节拍周期 D.时钟周期

114. 关于微指令的编码方式，下面叙述正确的是（C ）。

A.直接表示法和编码表示发不影响微指令的长度 B.一般情况下，直接表示法的微指令位数多

C.一般情况下，编码表示法的微指令位数多

115. 微程序控制器中，控制部件向执行部件发出的某个控制信号称为（ B ）。

A．微程序 B．微指令 C．微操作 D．微命令

116. 微指令存放在（A ）中。

A.控制存储器 B. RAM C.指令寄存器 D.内存储器

117. 微地址是微指令（ D ）。

A．在主存的存储位置 B．在堆栈的存储位置 C．在磁盘的存储位置 D．在控制存储器的存储位置

118. 将微程序存储在ROM中不加修改的控制器属于（D ）。

A.组合逻辑控制器 B.动态微程序控制器 控制器 D.静态微程序控制器

119. 相对于微程序控制器，硬布线控制器的特点是（ D ）。

A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难

C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难

120. 微程序控制器的速度比硬布线控制器慢，主要是因为（D ）。

A．增加了从磁盘存储器读取微指令的时间 B．增加了从主存读取微指令的时间

C．增加了从指令寄存器读取微指令的时间 D．增加了从控制存储器读取微指令的时间

121. 某计算机的控制器采用微程序控制方式，微指令中的操作码字段采用字段直接编码法，共有33个微指令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（C ）。

A．5位 B．6位 C．15位 D．33位

122. 对组合逻辑的控制器，指令不同的执行步骤是用（B ）给出的。

A.程序计数器 B.节拍发生器 C.节拍 D.时序控制信号产生部件

123. 在取指周期中，是按照（A ）的内容访问主存，以读取指令。

A.程序计数器PC B.程序状态寄存器PSW C.存储器数据寄存器MDR D.指令寄存器IR

124. 计算机操作的最小时间单位是（ D ）。

A．机器周期 B．指令周期 C．存储周期 D．时钟周期

125. 下列说法中（ D）是正确的。

A．指令周期等于机器周期 B．指令周期大于机器周期

C．指令周期是机器周期的两倍 D．机器周期是指令周期的两倍

126. 从取指令开始到指令执行完成所需的时间，称之为（D ）。

A．时钟周期 B．机器周期 C．访问周期 D．指令周期

127. 一节拍脉冲持续的时间长短是（ ）。

A．指令周期 B．机器周期 C．时钟周期 D．以上都不对

128. 从一条指令的启动到下一条指令的启动的间隔时间称为（C ）。

A.时钟周期 B.机器周期 C.工作周期 D.指令周期

129. I/O编址方式为统一编址时，存储单元和I/O设备是靠（B ）来区分的。

A．不同的地址线 B．不同的地址码 C．不同的控制线 D．都不对

130. 在采用（A ）对设备进行编址的情况下，不需要专门的I/O指令。

A．统一编址方法 B．独立编址方法 C．两者都是 D．两者都不是

131. 在统一编址方式下，下面的说法（D ）是对的。

A.一个具体地址只能对应输入/输出设备

B.一个具体地址只能对应内存单元

C.一个具体地址既可对应输入/输出设备，又可对应内存单元

D.一个具体地址只对应输入/输出设备或只对应内存单元

132. 既可以作为输入设备，又可以作为输出设备的是（A ）。A.硬盘 B.键盘 C.鼠标 D.打印机

133. 周期挪用法用于（ A ）方式的数据传送方法中。A．DMA B．程序中断 C．程序查询 D．通道

134. DMA数据的传送是以（C ）为单位的。A.字节 B. 字 C. 数据块 D.位

135. 主机、外设不能并行工作的方式是（A ）。A.程序查询方式 B.中断方式 方式 D.通道方式

136. 程序查询方式、中断方式、DMA方式的优先级排列次序为（D ）。

A.程序查询方式、中断方式、DMA方式 B.中断方式、程序查询方式、DMA方式

方式、程序查询方式、中断方式 方式、中断方式、程序查询方式

137. 在关中断状态，不可响应的中断是（C ）。

A.硬件中断 B.软件中断 C.可屏蔽中断 D.不可屏蔽中断

138. 禁止中断的功能可以由（B ）来完成。

A．中断触发器 B．中断允许触发器 C．中断屏蔽触发器 D．中断禁止触发器

139. 中断允许触发器是用来控制（C ）。

A.外设提出的中断请求 B.响应中断 C.开放或关闭中断系统 D.正在进行中断处理

140. 在中断响应过程中，保护程序计数器PC的作用是（ B ）。

A.是CPU能找到中断处理程序的入口地址 B.使中断返回时，能回到断点处继续原程序的执行

C.使CPU和外部设备能并行工作 D.为了实现中断嵌套

141. 中断响应时，保存PC并更新PC的内容，主要是为了（B ）。

A.提高处理机的速度 B.能进入中断处理程字并能正确返回原程序

C.便于编制中断处理程序 D.形成中断入口地址

142. 主机和外设传送数据时，采用（ C ）控制传送，CPU使用的效率最低。

A.程序中断 B.程序查询 D.通道

143. 在总线上，同一时刻（ A ）。

A．只能有一个主设备控制总线传输操作 B．只能有一个从设备控制总线传输操作

C．只能有一个主设备和一个从设备控制总线传输操作 D．可以有多个主设备控制总线传输操作

144. 不同信号在同一条信号线上分时传输的方式称为（A ）。

A.总线复用方式 B.并串行传输方式 C.并行传输方式 D.串行传输方式

145. CPU芯片中的总线属于（ A ）。 A.内部总线 B.局部总线 C.系统总线 D.板级总线

146. 系统总线是指（ D ）。

A．运算器、控制器、寄存器之间的连接部件 B．运算器、寄存器、主存之间的连接部件

C．运算器、寄存器、外部设备之间的连接部件 D．CPU、主存、外围设备之间的连接部件

147. 根据传送信息的种类不同，系统总线分为（ B ）。

A.地址线和数据线 B.地址线、数据线和控制线

C.地址线、数据线和响应线 D.数据线和控制线

148. 以下总线结构中，从信息流的传送效率来看，（ B ）工作效率最低。

A.三总线系统 B.单总线系统 C.双总线系统 D.多总线系统

149. 以下总线结构中，从吞吐量来看，（ A ）最强。

A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统

150. 系统总线中地址线的功能是（ D ）。

A．用于选择主存单元地址 B．用于选择进行信息传送的设备

C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址

151. CPU的控制总线提供（D ）。

A.数据信号流 B.所有存储器和I/O设备的时序信号及控制信号

C.来自I/O设备和存储器的响应信号 D. B和C

152. 数据总线、地址总线、控制总线三类是根据（B ）来划分的。

A.总线所处的位置 B.总线传送的内容 C.总线的传送方式 D.总线的传送方向

153. 下面所列的（D ），不属于系统总线接口的功能。

A.数据缓存 B.数据转换 C.状态设置 D.完成算术及逻辑运算

154. 程序计数器的位数取决于（A ）。A.存储器的容量 B.机器字长 C.指令字长 管脚数

二、名词解释（每个3分，共15分）

CPU 中央处理器。是计算机硬件的核心部分，主要由运算崛器和控制器组成。

PC

IR

ACC

ALU

MAR

MQ

CU

MIPS

CPI

FLOPS

ROM

EEPROM

EEPROM

SRAM

DMA

RISC

CISC

I/O

INTR

机器字长

计算机系统

主机

存储器带宽

主存

刷新

集中式刷新

随机存取方式

总线

总线带宽

总线复用

多级中断指令系统

写回法

多体交叉存储器

指令周期

相斥性微操作

相容性微操作

控制存储器

三、简答题（每小题5分，共20分）

1.

冯•诺依曼计算机的特点是什么？

计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

指令和数据以同同等地位存放于存储器内，并可以按地址访问；

指令和数据均用二进制表示；

指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；

指令在存储器中顺序存放，通常自动顺序取出执行；

机器以运算器为中心（原始冯•诺依曼机）。

2.

指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？

3.

存储器中有若干数据类型：指令代码、运算数据、堆栈数据、字符代码和BCD码，计算机如何区别这些代码？

4.

计算机的性能指标有哪些？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

5.

说明存储周期和存取时间的区别。

6.

存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？

7.

简述DRAM和SRAM有哪些区别？

8.

静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。

9.

DRAM存储器为什么要刷新？采用何种方式刷新？有哪几种常用的刷新方式？

10.

什么叫刷新？为什么要刷新？

11.

简要说明采用层次结构存储系统的目的和原理；目前存储系统分哪几个层次?它们在存储系统中所起的作用分别是什么?

12.

什么是随机存取方式？什么是直接存取方式？指出下列存储器中，哪些属于随机存取存储器？哪些属于直接存取存储器？

磁带、RAM、磁盘、ROM、光盘

13.

动态与静态存储器芯片在特性和使用场合两个方面有哪些区别？

14.

动态存储器存储信息的原理与静态存储器有何不同？集中、分散、异步三种刷新方式如何安排刷新周期？

15.

什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？

16.

什么是程序计数器 PC？为什么要设置 PC？

17.

Cache做在CPU芯片内有什么好处？

18.

将指令Cache和数据Cache分开有什么好处？

19.

能不能把Cache的容量扩大，然后取代现代的主存？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

20.

I/O设备有哪些编址方式，各有何特点？

21.

什么是中断方式？它的主要特点是什么？

22.

CPU何时响应中断请求？在中断响应周期中CPU需执行哪些隐指令操作？

23.

单级中断方式下，中断服务程序应完成哪些工作？

24.

什么是多重中断？实现多重中断的必要条件是什么?

25.

在中断系统中INTR、INT、EINT三个触发器各有何作用？

26.

什么是中断隐指令？说明它的功能。

27.

在中断处理过程中，为什么要进行中断判优？有几种实现方法？若想改变原定的优先顺序，可采取什么措施？

28.

说明中断向量地址和入口地址的区别和联系。

29.

接口电路应具备哪些基本功能？

30. DMA接口电路中应配置哪些硬件？

31.

DMA方式包含哪三个阶段？各阶段分别完成哪些操作？

32.

在DMA 方式的程序准备阶段，CPU 需送出哪些初始化信息？为什么要送出这些信息？

33.

DMA方式有何特点？

34.

试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。

35.

比较程序中断方式和DMA方式，在完成输入/输出操作时的优缺点。

36.

CPU对DMA请求和中断请求的响应时间是否相同？为什么？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

37.

控制器的基本功能是什么？基本组成部件包括哪些？

38.

控制单元的功能是什么？其输入受什么控制？

39.

什么是组合逻辑控制方式？它有哪些主要的优点和缺点？

40.

简述微程序控制器的设计思想。

41.

微指令的操作控制字段有哪几种编码方式？

42.

微程序控制和组合逻辑控制哪一种速度更快？为什么？

43.

什么是微指令和微操作？微程序和机器指令有何关系？

44.

试述微命令、微操作、微指令之间的关系。

45.

试述微指令与微程序之间的关系。

46.

微程序控制器中，控制存储器的功能是什么？它与主存的主要区别有哪些？

47.

试比较组合逻辑控制方式和微程序控制方式的优缺点。

48.

微程序控制和组合逻辑控制哪一种速度更快？为什么？

49.

写出采用组合逻辑设计控制单元的设计步骤。

50.

什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？

51.

什么是指令周期？什么是机器周期？什么是时钟周期？三者之间有什么关系？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

52.

什么是总线？系统总线上传送的信息通常分为哪三类？

53.

什么是总线？总线的仲裁方式解决什么问题？常见的控制方式有哪几种？

54.

系统总线和CPU 内总线分别用来连接哪些部件？

55.

为什么要进行总线仲裁？

56.

什么是总线仲裁？集中式仲裁有哪几种方式？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

57.

简述采用单符号位检测溢出的方法。

58.

何为浮点数规格化？为什么要进行浮点数的规格化？

59.

简述运算器的功能。

60.

简述RISC的主要特点。

61.

简述CPU内有哪些主要寄存器及作用。

62.

计算机中有哪些类型的寄存器？各有什么功能？

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

四、计算题（2个，共15分）

1. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出31.125所对应的机器数。要求如下：

(1) 阶码和尾数均为原码。

(2) 阶码和尾数均为补码。

(3) 阶码为移码，尾数为补码。

2. 设机器数字长为8位（含1位符号位），A=+11/32，B=+13/32，用补码运算规则计算A+B和A-B。

3. 设机器字长为16位，定点表示时，数值为15位，符号1位。试问：

(1) 定点原码整数表示时，最大正数为多少？最小负数为多少？

(2) 定点补码小数表示时，最大正数为多少？最小负数为多少？

4. 某计算机主频为800MHz，每个机器周期平均包含2个时钟周期，每个指令周期平均包括2.5个机器周期，求该计算机的平均指令执行速度为多少MIPS。

5. 某机主存储器有16位地址，字长为8位。

(1) 采用1K4位的RAM芯片构成该存储器，需要多少片芯片？

(2) 该存储器能存放多少字节的信息？

(3) 片选逻辑需要多少位地址？

6. 有一个具有20位地址和32位字长的存储器，问：

(1) 该存储器能存储多少个字节的信息？

(2) 如果存储器由512K×8位SRAM芯片组成，需要多少芯片？

(3) 需要多少位地址作芯片选择？

7. 设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期τ= 50ns .问顺序存储器和交叉存储器的带宽各是多少？

8. CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。试问：

(1)平均访问时间。

(2)Cache/主存系统的效率。

9. 一个组相连映射的Cache由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。

10. 假设指令字长为16位，操作数的地址码为6位，指令有零地址和一地址两种格式。

(1) 设操作码固定，零地址指令有512种，则一地址指令最多有几种？

(2) 采用扩展操作码技术，零地址指令有512种，则一地址指令最多有几种？

11. 在5个功能段的指令流水线中，假设每段的执行时间分别是10ns、8ns、10ns、10ns和7ns。对于完成20条指令的流水线而言，其加速比为多少？该流水线的实际吞吐率为多少？

12. 有一个16K*16位的存储器，由1K*4的动态RAM芯片构成（芯片是64*64结构），问：

(1) 采用异步刷新方式，如果单元刷新间隔不超过２ms，则刷新信号周期是多少？

(2) 若采用集中刷新方式，存储器刷新一遍最少用多少个读/写周期？

五、分析题（10分）

1.

一条双字长的Load指令存储在地址为200和201的存储位置，该指令将指定的内容装入累加器ACC中。指令的第一个字指定操作码和寻址方式，第二个字是地址部分。主存内容示意图如右图所地址 主存

示。PC值为200，R1值为400，XR值为100。指令的寻址方式字段可指定任何一种寻200 LOAD MOD

址方式。请问在下列寻址方式中，装入ACC的值是多少？

201 500

(1) 直接寻址。

(2) 间接寻址。

202

(3) 相对寻址。

(4) 变址寻址。

300 450

(5) 寄存器R1寻址。

2.

假设寄存器R中的数值为1000，地址为1000的存储器中的存储的数据为2000，地址为2000的存储单元中存储的数据是3000，PC的值是4000，说出下述各寻址方式取得的数据是什么？

(1) 寄存器寻址：R

(2) 寄存器间接寻址：（R）

(3) 直接寻址：1000

(4) 相对寻址：-2000（PC）

(5)

立即数寻址：#2000

3.

某计算机的字长为16位，存储器按字编址，指令格式如下图所示。

OP M A

15 11 10 8 7 0

400

500

600

702

800

700

800

900

325

300

其中，OP是操作码，M是定义寻址方式，A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为16位，问：

(1) 该格式能定义多少种指令？

(2) 写出各种寻址方式的有效地址EA的计算式。

寻址模式表

M值

0

寻址方式

立即寻址

1

2

3

4

直接寻址

间接寻址

变址寻址

相对寻址

4.

指令格式结构如下所示，试分析指令格式及寻址方式特点。

（1）

（2）

（3）

5.

某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。要求：

(1)画出一地址指令格式并指出各字段的作用。

(2)指出该指令直接寻址的最大范围（十进制表示）。

(3)指出一次间址的寻址范围（十进制表示）。

(4)指出相对寻址的位移量（十进制表示）。

6.

某机器指令字长12位，有单地址和双地址两类指令，若每个地址字段均为4位，且双地址指令有9条。问：

(1)画出单地址和双地址的指令格式。

(2)单地址指令最多有多少条？

7.

某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M条，一地址指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？

8.

某机的指令格式如下所示：

X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对寻址。

设(PC)=1234H,( RX1)=0037H,( RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：

（1）4420H （2）2244H （3）1322H （4）3521H。

9.

已知CPU结构如下图所示，其中包括一个累加器AC、一个地址寄存器AR、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：

（1） 写出图中三个寄存器A、B、C的名称和作用；

（2） 简述指令从主存取到控制器的数据通路。

（3） 简述数据在运算器和主存之间进行存/取访问的数据通路。

（4） 简述完成指令ADD Y的数据通路（Y为存储单元地址，本指令功能为(AC)+(Y)→（AC）。

MM —— 主存储器

A

AR

AC

+1

C

B

ALU

操作控制器

ID

状态寄存器

10.

已知带返转指令的含义如下图所示。写出组合逻辑控制在完成该指令时，取指阶段和执行阶段所需的全部微操作及节拍安排。

11.

某机主存储器有16位地址，每个存储单元有8位。回答以下问题：

(1) 如果用1K4位的RAM芯片构成该存储器，需要多少片芯片？

(2) 该存储器能存放多少字节的信息？

(3) 片选逻辑需要多少位地址？

12.

有一个16K16位的存储器，由1K4位的动态RAM芯片组成（芯片内部是6464结构），问：

(1) 总共需要多少RAM芯片？

(2) 若采用异步刷新方式，如刷新间隔不超过2ms，则刷新信号周期是多少？

(3) 若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？

13.

某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表，a—j 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。

微指令

I1

I2

I3

I4

I5

I6

a b c d e f g h i j

√ √ √ √ √

√ √ √ √

√ √

√

√ √ √ √

√ √ √

I7

I8

√ √

√ √

√

√

六、设计题（10分）

1.

现有两片8K×16位的SRAM存储芯片。利用以上存储芯片设计一个16K×16位的存储器。画出与CPU连接的逻辑电路图。

2.

用512K×16位的Flash存储器芯片组成一个2M×16位的半导体只读存储器，试问：

(1)数据寄存器需多少位？

(2)地址寄存器需多少位？

(3)共需要多少这样的Flash存储器芯片？

(4)画出此存储器的组成框图。

3.

假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。

(1) Cache地址有多少位？可容纳多少块？

(2) 主存地址有多少位？可容纳多少块？

(3) 在直接映射方式下，主存的第几块映射到Cache中的第3块？

(4) 画出直接映射方式下主存地址字段中各段的位数。

4.

已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：

(1) 每个模块板为1024K×64位，共需几个模块板？

(2) 每个模块板内共有多少DRAM芯片?

(3) 主存共需多少DRAM芯片? CPU如何选择各模块板？

5.

设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读/写命令信号（高电平为读，低电平为写）。现有这些存储芯片： ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：

(1) 最小4K地址为系统程序区，4096~16383地址范围为用户程序区；

(2) 指出选用的存储芯片类型及数量；

(3) 详细画出片选逻辑。

6.

某机器指令字长16位，有8个通用寄存器，有8种寻址方式。

（1）设计单操作数指令的指令格式，单操作数指令最多有多少条？

（2）设计双操作数指令的指令格式，双操作数指令最多有多少条？

（3）要求支持14条双操作指令，还能支持多少条单操作数指令？

7.

某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即寻址、直接寻址、基址寻址、相对寻址）设计指令格式。

8.

设机器字长为16位，主存容量为128K字节，指令字长度为16位或32位，共78条指令，设计计算机指令格式，要求有直接寻址、立即寻址、相对寻址、变址寻址4种寻址方式。

9.

某机共有48种操作，操作码固定，且具有以下特点：

(1) CPU有16个通用寄存器，算逻运算操作数均在寄存器中；

(2) 取数/存数操作在通用寄存器和存储器之间传送；

(3) 存储器容量为1MB，按字节编址；

(4) 指令采用一地址或二地址格式；

(5) 指令系统有寄存器寻址、直接寻址和相对寻址（位移量为-128 ~ +127）三种寻址方式。

要求设计算逻指令、取数/存数指令和相对转移指令的指令格式。

10.

某机共有52个微操作控制信号，构成5个互斥类的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。

(1) 按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后继微指令地址。

(2) 指出控制存储器的容量。

11.

某机采用微程序控制方式，水平型编码控制的微指令格式，断定方式。共有微命令30个，构成4个互斥类，各包括5个、8个、14个和3个微命令，外部条件3个。

(1) 若采用字段直接编码方式和直接控制方式，微指令的操作控制字段各取几位？

(2) 假设微指令字长为24位，设计出微指令的具体格式。

(3) 在(2)的情况下，控制存储器允许的最大容量为多少？

12.

设某计算机为定长指令字结构，指令长度12位，每个地址码占3位。试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。

13.

某运算器如下图所示。

寄存器C半加器ca寄存器Ab寄存器Bde

（1）定义a、b、c、d、e。

（2）设计微指令格式。

（3）规定每条微指令执行结束前，半加器结果自动送入寄存器C。编一个微程序使两个寄存器的内容互换。

14.

下图为某机运算器框图，BUS1～BUS3为3条总线，其余信号如a、h、LDR0～LDR3、S0～S3等均为电位或脉冲控制信号。

(1) 分析图中哪些是相容微操作信号？哪些是相斥微操作信号？

(2) 采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。