数电实验报告

《数字电路与逻辑设计》课程实验报告

《数字电路与逻辑设计》

课程实验报告

系 （院）： 计算机与信息学院

专 业：

班 级：

姓 名：

学 号：

指导教师：

学年学期: 2018 ~ 2019 学年 第一学期

1

《数字电路与逻辑设计》课程实验报告

实验一

基本逻辑门逻辑以及加法器实验

一、 实验目的

1． 掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。

2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、 实验所用器件和仪表

1. 二输入四与非门74LS00 1片

2. 二输入四或非门74LS28 1片

3. 二输入四异或门74LS86 1片

三、 实验内容

1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。

2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。

3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。

4．掌握全加器的实现方法。用与非门74LS00和异或门74LS86设计一个全加器。

四、 实验提示

1．将被测器件插入实验台上的14芯插座中。

2．将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V连接。

3．用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。

4．将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。

五、 实验接线图及实验结果

74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其他逻辑门时的接线图与之类似。测试时各器件的引脚7接地，引脚14接+5V。图中的K1、K2是电平开关输出，LED0是电平指示灯。

2

《数字电路与逻辑设计》课程实验报告

1．测试74LS00逻辑关系接线图及测试结果（每个芯片的电源和地端要连接）

L

L

H

图1.1 测试74LS00逻辑关系接线图

H

输 入

引脚2

L

H

L

H

输 出

引脚3

H

H

H

L

引脚1

表1.1 74LS00真值表

2. 测试74LS28逻辑关系接线图及测试结果

i.

i.

vi. L

ix. L

xii. H

ii.

iii. 图1.2 测试74LS28逻辑关系接线图

xv. H

输 入

vii. L

x. H

xiii. L

xvi. H

ii. 输 出

v. 引脚1

viii. H

xi. L

xiv. L

xvii. L

iii. 引脚2 iv. 引脚3

表1.2 74LS28真值表

3

《数字电路与逻辑设计》课程实验报告

3．测试74LS86逻辑关系接线图及测试结果

L

L

H

H

图1.3 测试74LS86逻辑关系接线图

输 入

引脚2

L

H

L

H

输 出

引脚3

L

H

H

L

引脚1

表1.3 74LS68真值表

4

《数字电路与逻辑设计》课程实验报告

4. 使用74LS00和74LS86设计全加器（输入来源于开关K2、K1和K0，输出送到LED灯LED1和LED0 上，观察在不同的输入时LED灯的亮灭情况）。

SiAiBiCi1Ci(AiBi)Ci1AiBi(AiBi)Ci1AiBi实验连线如下图1.4所示。

Ci

8

&

10

9

=1

3

6

&

&

异或门的国标符号

Si

1

2

4

5

·

6

=1

4

5

·

=1

3

&

·

1

·2

5

Ci-1 Ai Bi

《数字电路与逻辑设计》课程实验报告

与非门的国标符号

图1.4 全加器实验接线图

6

《数字电路与逻辑设计》课程实验报告

实验二 数据选择器、译码器、全加器实验

一、 实验目的

1． 熟悉数据选择器的逻辑功能。

2． 熟悉译码器的工作原理和使用方法。

3． 设计应用译码器的电路，进一步加深对它的理解。

4． 掌握全加器的实现方法。

5． 学习用中规模集成电路的设计方法。

二、 实验所用器件和仪表

1． 双4选1数据选择器74LS153 1片

2． 双2-4线译码器74LS139 2片

3． 二输入四与非门74LS00 1片

4． 二输入四异或门74LS86 1片

5． 万用表

6． 示波器

7． 实验箱

7

《数字电路与逻辑设计》课程实验报告

三、 实验内容

1． 测试74LS153中一个4选1数据选择器的逻辑功能。

2． 测试74LS139中一个2-4译码器的逻辑功能。

3． 用2-4线译码器74LS139和与非门74LS00实现逻辑函数。

4． 用两片2-4线译码器74LS139设计一个8通道的数据分配器。

5． 用数据选择器74LS153设计一个全加器。

四、 实验接线图

1． 74LS153实验接线图和74LS153真值表（每个芯片的电源和地端要连接）

4个数据输入引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。变化地址选择引脚A、B和使能引脚G的电平，产生不同的组合。观测并记录每种组合下数据选择器的输出波形。Output输出送到示波器上的红色线端，示波器上的黑色线端接地。

观察示波器上输出波形和右下方频率的数值。K1、K2和K3是实验箱上3个不同的开关。

图2.1 74LS153实验接线图 表2.1 74LS153真值表

8

《数字电路与逻辑设计》课程实验报告

2． 74LS139实验接线图和74LS139真值表

图2.2 74LS139实验接线图 表2.2 74LS139真值表

4个译码输出引脚Y0─Y3接电平指示灯。改变引脚G、B、A的电平，产生8种组合。观测并记录指示灯的显示状态。

9

《数字电路与逻辑设计》课程实验报告

3． 用74LS139和74LS00实现逻辑函数FABAB。输入来源于开关，输出送到LED灯上，观察在不同的输入时，灯的亮灭情况）

图2.3 74LS139实现逻辑函数的接线图

10

《数字电路与逻辑设计》课程实验报告

4. 用两片74LS139设计一个8通道的数据分配器（输入来源于开关，输出送到LED灯上，观察在不同的输入时，灯的亮灭情况）。

4

1

4

1

G

Y0

5

D

G

Y0

5

Y1

Y1

3 6

B

Y

3

22

0

7

B

Y2

6

A

2

7

Y3

A2

A

Y3

A1

A0

·

·

15

13

14

12

G

B

A

Y0

Y1

Y2

Y3

11

10

9

图2.4 74LS139实现数据分配器的接线图

11

《数字电路与逻辑设计》课程实验报告

5. 用数据选择器74LS153设计一个全加器（输入来源于开关，输出送到LED灯上，观察在不同的输入时LED灯的亮灭情况）。

SiAiBiCi1AiBiCi1AiBiCi1AiBiCi1CiAiBiCi1AiBiCi1AiBiCi1AiBiCi1AiBiCi1AiBiCi1AiBi

图2.5 74LS153实现全加器接线图

（未选做）

12

《数字电路与逻辑设计》课程实验报告

实验三 计数器

一. 实验目的

1. 熟悉74LS90和74LS163的逻辑功能。

2. 熟悉计数器的工作原理和方法。

3. 设计计数器电路，并加深理解。

4. 掌握计数器的实现方法

5. 学习用中规模集成电路的设计方法

6. 学习译码器的使用。

二．实验所用器件和仪表

1. 异步二—五—十进制加法计数器74LS90 1片

2. 四位二进制计数器74LS163 两片

3. 试验箱

4．示波器 1台

三．实验内容

1. 用74LS90构造模5计数器

2. 用74LS90构造模8计数器

3. 用两片74LS163构造模37计数器

计数器器件是应用较广的器件之一。它有很多型号，各自完成不同的功能，供使用中根据不同的需要选用。本实验选用74LS163做实验用器件。74LS163引脚图见附录。74LS163是四位二进制计数器。Clock是时钟输入端，上升沿触发计数触发器翻转。允许端P和T都为高电平时允许计数,允许端T为低时禁止Carry产生。同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清

13

《数字电路与逻辑设计》课程实验报告

除，低电平有效，在下一个时钟的上升沿将计数器复位为0。74LS163的进位位Carry在计数值等于15时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。

四.实验步骤：

74LS90的引脚分配图

.74LS90的结构框图：

74LS90异步计数器功能表：

74LS163的引脚分配图

14

《数字电路与逻辑设计》课程实验报告

74LS163的功能表

1. 使用74LS90的复位0及复位9方案设计模5计数器

15

《数字电路与逻辑设计》课程实验报告

2. 使用74LS90的复位0及复位9方案设计模8计数器

16

《数字电路与逻辑设计》课程实验报告

3. 利用74LS163的复位或预置数法设计模37计数器

17

《数字电路与逻辑设计》课程实验报告

18

《数字电路与逻辑设计》课程实验报告

实验四 触发器、移位寄存器实验

一、实验目的

1、 掌握基本RS触发器、D触发器、JK触发器的工作原理。

2、 学会正确使用RS触发器、D触发器、JK触发器。

3、 熟悉移位寄存器的电路结构及工作原理。

4、 掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。

5、 掌握用双D触发器74LS74和双JK触发器74LS73来搭建时序电路。

二、实验所用器件和仪表

1、 与非门74LS00 1片

2、 双D触发器74LS74 1片

3、 双JK触发器74LS73 1片

4、 四位双向通用移位寄存器74LS194 1片

5、 万用表

6、 示波器

7、 实验箱

三、实验内容

1、 设计基本RS触发器并验证其功能。

2、 验证D触发器功能。

3、 验证JK触发器功能。

4、 验证双向移位寄存器74LS194的逻辑功能。

5、 用双D触发器74LS74和双JK触发器74LS73来搭建时序电路。

19

《数字电路与逻辑设计》课程实验报告

四、实验接线图和测试步骤

1、 实验内容1的接线图和测试步骤（每个芯片的电源和地端要连接）

右图是基本RS触发器接线图。图中，K1、K2是电平开关输出，LED0、LED1是电平指示灯。基本SR触发器的测试步骤及结果如下：

（1）R = 0，S = 1，测得 Q = ，Q = 。

（2）R = 1，S = 1，测得 Q = ，Q = 。

（

3）R = 1，S = 0，测得 Q = ，Q = 。

（4）R = 1，S = 1，测得 Q = ，Q = 。

（5）R = 0，S = 0，测得Q = ，Q = 。

根据触发器的定义，Q

和Q应互补，因此R = 0，S = 0是非法状态。SR触发器真值表如下：

输 入

R

0

0

1

1

S

0

1

0

1

输 出

Q

1

1

0

Q

Q

1

0

1

Q

2. 实验内容2的的接线图、测试步骤（每个芯片的电源和地端要连接。）

注：PR=SD，CLR=RD

上图是测试D触发器的接线图，K1、K2、K3是电平开关输出，LED0、LED1是电平指示灯，AK1宽单脉冲，1MHz、10MHz是时钟脉冲。左图为单次脉冲的测试，右图为连续脉冲的测试。

测试步骤如下：

20

《数字电路与逻辑设计》课程实验报告

（1）

（2）

（3）

（4）

（5）

（6）

（7）

CLR = 0，PR = 1，测得Q = ，Q = 。

CLR = 1，PR = 1，测得Q = ，Q = 。

CLR = 1，PR = 0，测得Q = ，Q = 。

CLR = 1，PR = 1，测得Q = ，Q = 。

CLR = 1，PR = 1，D = 1，CK接宽单脉冲，按按钮，测得Q = ，Q = 。

CLR = 1，PR = 1，D = 0，CK接宽单脉冲，按按钮，测得Q = ，Q = 。

CLR = 1，PR = 1，D接500k脉冲，CK接1MHz，在示波器上同时观测Q、CLK的波形，观测到Q的波形只在CLK上升沿才发生变化。

输 入

PR CLR CLK D

L H X X

H L X X

H H  H

H H  L

H H L X

输 出

Q Q

H L

L H

H L

L H

Q Q

21

《数字电路与逻辑设计》课程实验报告

22

《数字电路与逻辑设计》课程实验报告

23

《数字电路与逻辑设计》课程实验报告

3. 实验内容3的的接线图、测试步骤（每个芯片的电源和地端要连接。输入来源于开关，输出送到LED灯上，观察在不同的输入时LED灯的亮灭情况。AK1是实验箱下方的手动单脉冲输入端，选用宽脉冲连接，每次用手按一下黑色按钮后松开，就输入一个

24

《数字电路与逻辑设计》课程实验报告

单脉冲到电路中）

上图是测试JK触发器的接线图。K2、K3、K4是电平开关输出，LED0、LED1是电平指示灯，AK1是宽单脉冲。74LS73引脚4接+5V，引脚11接地。74LS73只有复位端CLR。

（1） CLR = 0，测得Q = 1，Q = 0。

（2） CLR = 1，J = 0，K = 0，按宽单脉冲按钮AK1，测得Q = ，Q = 。

（3） CLR = 1，J = 1，L = 0，按宽单脉冲按钮AK1，测得Q = ，Q = 。

（4） CLR = 1，J = 0，K = 0，按宽单脉冲按钮AK1，测得Q = ，Q = 。

（5） CLR = 1，J = 0，K = 1，按宽单脉冲按钮AK1，测得Q = ，Q = 。

（6） CLR = 1，J = 0，K = 0，按宽单脉冲按钮AK1，测得Q = ，Q = 。

（7） CLR = 1，J = 1，K = 1，按宽单脉冲按钮AK1，测得Q = ，Q = ；再按宽单脉冲按钮AK1，测得Q = ，Q = 。

真值表如图：

J

0

0

1

1

K

0

1

0

1

Q

Q

0

1

Q

Q

Q

1

0

Q

25

《数字电路与逻辑设计》课程实验报告

26

《数字电路与逻辑设计》课程实验报告

27

《数字电路与逻辑设计》课程实验报告

4. 实验内容4的接线图（每个芯片的电源和地端要连接。输入来源于开关，输出送到LED灯上，观察在不同的输入时LED灯的亮灭情况）

28

《数字电路与逻辑设计》课程实验报告

输入 输出

D0

D1

D2

D3

a b c d

Q0

Q1

Q2

Q3

L L L L

a b c d

H Q0

Q1 Q2

L Q0

Q1 Q2

Q1 Q2

Q3

H

Q1 Q2 Q3

L

Q0

Q1 Q2

Q3

清零

置数

右移

右移

左移

左移

保持

功能

M1 M0 CP DSL DSR

/CR

L

H

H

H

H

H

H

× × × × ×

H H ↑ × ×

L H ↑ × H

L H ↑ × L

H L ↑ H ×

H L ↑ L ×

L L × × ×

29

《数字电路与逻辑设计》课程实验报告

30

《数字电路与逻辑设计》课程实验报告

5、双D触发器74LS74构成的二进制计数器（分频器）（每个芯片的电源和地端要连接。输入来源于开关，输出送到LED灯上，观察在不同的输入时LED灯的亮灭情况）

31

《数字电路与逻辑设计》课程实验报告

（1） 按下图接线。

图 D触发器74构成的二进制计数器

（2）将Q0、Q1、Q2、Q3复位。

（3）由时钟输入单脉冲，测试并记录Q0、Q1、Q2、Q3的状态。

（4）由时钟输入连续脉冲，观测Q0、Q1、Q2、Q3的波形。

图中，K1是电平开关输出，AK1是按单脉冲按钮AK1产生的单脉冲，LED0、LED1、LED2和LED3是电平指示灯。

（1） 置K1为低电平，四个电平指示灯灭，表示Q3Q2Q1Q0为0000。

（2） 置K1为高电平，按单脉冲按钮AK1，Q3Q2Q1Q0的值变化如下：

表 74LS74构成的计数器状态转移表

Q3 Q2 Q1 Q0

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

0 0 0 0

（3） 将接单脉冲AK1的线（CLK）改接10MHz连续脉冲，用示波器观测Q0、Q1、Q2、Q3。画出连续计数时钟下Q0、Q1、Q2和Q3的波形图如下：

32

《数字电路与逻辑设计》课程实验报告

图 二进制计数器波形图

(4) Q0、Q1、Q2、Q3也构成一个计数器，Q3是最高位，Q0是最低位。这是一个递减计数器。

33

《数字电路与逻辑设计》课程实验报告

34

《数字电路与逻辑设计》课程实验报告

35

《数字电路与逻辑设计》课程实验报告

实验得分

实验成绩

序号

1

2

评价内容

预习情况：实验原理、实验准备

成果验收：是否完成设计任务；能否运行、可操作性如何等。

设计报告质量：报告的格式规范程度、是否图文并茂、3

语言规范及流畅程度；实验数据是否充分、结果是否正确，分析、对比是否充分，结论是否正确；是否提出了自己的独到见解。

合计

权重（%） 得分

20

20

60

指导教师（签章）： 年 月 日

36