(完整版)计算机组成原理第3章习题参考答案

第3章习题参考答案第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K×8位SRAM芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：324M字节(1) 该存储器能存储：22082203222032(2) 需要198片512K8282266464M64(3) 主存共需多少128个RAM芯片， 共有4个内存条，4M84M8

3、用16K×8位的DRAM芯片构成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5μS，CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K×8位的DRAM芯片构成64K×32位存储器，需要用64K324416个芯片，其中每4片为一组构成16K×32位——进行字长位16K8

故CPU选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

(2) 每个内存条内共有16M6432个芯片4M822664(1) 共需4条内存条16M64

(1) 若每个内存条为16M×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM芯片?(3) 主存共需多少DRAM芯片? CPU如何选择各内存条?解：1

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(3) 用512K8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。

第3章习题参考答案A0A6 A0A6

(5)

(6)

(7)

(8)

WE

RAS

D07

D815

D1623

D2431

A0A6

(9)

ooWE

RAS

A0A13

RAS

D07

D815

D1623

D2431

CPU

(1)

(2)

(3)

(4)

e

gD815

D1623

D2431

D07

A0A6

(13)

(14)

(15)

(16)

D07

D815

D1623

D2431

(10)

(11)

WE

D0D31

A14

A15

WE

eir2-4

译码

RAS0

RAS1

beingWE

RAS

RAS2

ar(12)

RAS3

1μS内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的比较适合采用异步式刷新：2ms15.625s，可取12815.5s；对全部存储单元刷新一遍所需的实际刷新时间为：15.5s128=1.984ms；采用这种方式，每15.5s中有0.5s用于刷新，其余的时间用于访存(大部分时间中1s可以访问两次内存)。

4、有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问：(1) 总共需要多少DRAM芯片?(2) 设计此存储体组成框图。(3) 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少?解：2e

and采用异步刷新方式，则两次刷新操作的最大时间间隔为

All

thin(2) 设刷新周期为2ms，并设16K8位的DRAM结构是1281288存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)若采用集中式刷新，则每2ms中的最后1280.5s=64s为集中刷新时间，不能进行正常读写，即存在64s的死时间若采用分散式刷新，则每1s只能访问一次主存，而题目要求CPU在gs

in

th数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0D7、D8D15、D16D23和D24D31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。

第3章习题参考答案1024K328432片，每4片为一组，共需8组128K8(2) 设计此存储体组成框图如下所示。(1) 需要A0A16

A0A8

RAS

D07

D815

D1623

D2431

D07

D815

D1623

D2431

D07

D815

D1623

D2431

CPU

(1)

(2)

(3)

(4)

(5)

(6)

(7)

(8)

RAS1

WE

(9)

(10)

(11)

(12)

RAS2

WE

(13)

(14)

(15)

(16)

e

gRAS3

RAS7

D0D31

(17)

D07

D815

D1623

D2431

(21)

(22)

(23)

(24)

RAS5

ingD07

D815

D1623

D2431

ar(25)

(26)

(27)

(28)

D07

WE

RAS0

WE

ooWE

(29)

(30)

(31)

(32)

CPU

(18)

(19)

(20)

RAS4

D815

D1623

D2431

beeirWE

RAS6

A19

gs

inA17

A18

3-8

译码

RAS0

RAS1

RAS2

RAS3

RAS4

RAS5

RAS6

RAS7

thd

fD07

D815

D1623

D2431

D07

D815

D1623

D2431

WE

解：

1024K32428片，共需8片，分为4组，每组2片256K16即所设计的存储器单元数为1M，字长为32，故地址长度为20位（A19~A0），3e

a5、要求用256K×l6位SRAM芯片设计1024K×32位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中。当W/R＝1时执行读操作，当W/R=0时执行写操作。nd(3) 设该128K8位的DRAM芯片的存储阵列为5122568结构，则如果选择一个行地址进行刷新，刷新地址为A0A8，那么该行上的2048个存储元同时进行刷新，要求单元刷新间隔不超过8ms，即要在8ms内进行512次刷新操作。8ms15.625s进行一次，可取刷新信号周期为采用异步刷新方式时需要每隔51215.5s。

All

thinorA0A16

第3章习题参考答案CS

16

A0A17

W/R

CS

16

CS

16

W/R

256K16

D0D15

D0D15

Y0

256K16

beW/R

A0A17

256K16

eiring

thgsA18

A19

2-4

译码

Y1

inY2

Y3

ll

thin

arCS

16

256K16

D015

CPU

256K256K256Ke

gD1631

D16D31

256K

解：(1) 系统16位数据，所以数据寄存器16位 (2) 系统地址128K＝217，所以地址寄存器17位

128K16428片，分为4组，每组2片 　　(3)共需32K8　　(4) 组成框图如下

e

a6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问：(1) 数据寄存器多少位?(2) 地址寄存器多少位?(3) 共需多少个E2PROM芯片?(4) 画出此存储器组成框图。nd

A　4

所用芯片存储单元数为256K，字长为16位，故占用的地址长度为18位（A17~A0）。由此可用字长位数扩展与字单元数扩展相结合的方法组成组成整个存储器字长位数扩展：同一组中2个芯片的数据线，一个与数据总线的D15~D0相连，一个与D31~D16相连；其余信号线公用(地址线、片选信号、读写信号同名引脚互连)字单元数扩展：4组RAM芯片，使用一片2:4译码器，各组除片选信号外，其余信号线公用。其存储器结构如图所示

第3章习题参考答案数据

寄存器

CPU

D815

D07

CS

32K8

A0A14

W/R

CS

32K8

CS

32K8

CS

D815

W/R

W/R

32K8

D0D7

32K8

32K8

arY0

Y1

译码

beA15

A16

2-4

Y2

inge

gY3

oo32K8

D07

地址

寄存器

d

f

thA15A14A13138的有效输出Yi000Y07．某机器中，已知配有一个地址空间为0000H3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×l6位的RAM区域，起始地为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址总线为A15A0，数据总线为D15D0，控制信号为R/W (读/写)，MREQ (访存)，要求：(1) 画出地址译码方案。(2) 将ROM与RAM同CPU连接。解：(1) 由于RAM芯片的容量是8K×8，要构成40K×16的RAM区域，共需要40K165210片，分为5组，每组2片；8K=213，故低位地址为13位：8K8A12~A0每组的2片位并联，进行字长的位扩展有5组RAM芯片，故用于组间选择的译码器使用3:8译码器，用高3位地址A15~A13作译码器的选择输入信号地址分配情况：

e

and各芯片组ROM

A

ll

thin各组地址区间0000H3FFFHgs

ineir5orA0A14

32K8

so

第3章习题参考答案00RAM1RAM2RAM3RAM4RAM56000H7FFFH8000H9FFFHA000HBFFFHC000HDFFFHE000HFFFFH1010101Y1Y2Y3Y4Y5Y6Y7(2) ROM、RAM与CPU的连接如图：

注：RAM1RAM5各由2片8K8芯片组成，进行字长位扩展各芯片组内部的单元地址是A12~A0由全0到全1

D07

8K8

CS

8K8

CS

8K8

CS

A0A12

8K8

CS

8K8

CS

8K8

CS

D815

Y6

Y7

D07

CPU

ROM

16K8

OE

A0A12

R/ W

A0A12

ll

things

in8K8

CS

8K8

CS

D0D7

D815

MREQ

A15

A14

A13

nd

Ae

aE

3-8

译码

Y0

Y1

Y2

Y3

Y4

thWE

WE

8K8

CS

eir8K8

CS

Y5

8、设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T＝100ns，数据总线宽度为64位，总线传送周期，=50ns。求：顺序存储器和交叉存储器的带宽各是多少?6

第3章习题参考答案解：顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：q = 64位×8 = 512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t1 = mT = 8×100ns = 8×10-7s

t2 = T+(m-1)τ = 100ns+7×50ns = 450 ns= 4.5×10-7 s顺序存储器和交叉存储器的带宽分别是：

W1=q/t1=512/(8×10-7)=64×107[位/s]W2=q/t2=512/(4.5×10-7)=113.8×107 [位/s]h主存慢于Cache的倍率：rtm2406tc40Cache/主存系统的效率：e1186.2%r(1r)h650.968平均访问时间：ta

解：已知cache／主存系统平均访问时间ta=50ns　由于tahtc(1h)tm　所以有htmta2005093.75%tmtc200407

10、已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少?tc4046.4nse0.862

Nc242096.8%NcNm242080

9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache／主存系统的效率和平均访问时间。解：cache的命中率：

第3章习题参考答案(1) t = (T+5τ+6t0)*80 = 80T+400τ+480 t0(2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0所以不相等

14、有一个处理机，内存容量1MB，字长1B，块大小16B，cache容量64KB，若cache采用直接映射式，请给出2个不同标记的内存地址，它们映射到同一个cache行。解：64KB212个行，行号为12位Cache共有16B采用直接映射方式，所以cache的行号i与主存的块号j之间的关系为：8

共4K个块，故块地址为12位；每块128个字，故块内的字地址为7位Cache有64行，每组4行，共16组，故组号4位，组内页号2位组相联方式是组间直接映射，组内全相联映射方式；所以主存的块地址被分为两部分：低4位为在cache中的组号，高8位为标记字段，即19位内存地址的格式如下：tag组号字地址8位4位7位

13、一个组相联cache由64个行组成，每组4行。主存储器包含4K个块，每块128个字。请表示内存地址的格式。解：主存4K个块，每块128个字，共有4K128=219个字，故主存的地址共19位；

TaHT1(1H)T212、一个由主存和Cache组成的二级存储系统，参数定义如下：Ta为系统平均存取时间，T1为Cache的存取时间，T2为主存的存取时间，H为Cache命中率，请写出Ta与T1、T2、H参数之间的函数关系式。解：

解：设取指周期为T，总线传送周期为τ，每条指令的执行时间相等，并设为t0，存储器采用四体交叉存储器，且程序存放在连续的存储单元中，故取指令操作采用流水线存取方式，两种情况程序运行的总的时间分别为：

11、某计算机采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中，假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序运行的时间是否相等。(1) 循环程序由6条指令组成，重复执行80次。(2) 循环程序由8条指令组成，重复执行60次。

第3章习题参考答案ijmodm，m为cache的总行数由已知条件可知Cache共有主存共有16M32位222个块，块地址为22位，由行号和标记组成432位cache的行号i与主存的块号j之间的关系为：

补充：从下列有关存储器的描述中，选择出正确的答案： A．多体交叉存储主要解决扩充容量问题。 B．访问存储器的请求是由CPU发出的。 C．cache与主存统一编址，即主存空间的某一部分属于cache。 D．cache的功能全由硬件实现。答： D

设32位为一个字，且按字进行编址，则24位的内存地址格式如下：tag行号8位14位

ijmodm，m为cache的总行数9

64K32位214个行，行号为14位432位字地址2位

15、假设主存容量16M32位，cache容量64K32位，主存与cache之间以每块432位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。解：

20位的内存地址格式如下：tag行号字地址4位12位4位两个映射到同一个cache行的内存地址满足的条件是：12位的行号相同，而4位的标记不同即可，例如下面的两个内存地址就满足要求：0000 0000=00000H与0001 0000=10000H