计算机组成习题及解答

第1章 计算机系统概论

一、选择题

1．在下列四句话中，最能准确反映计算机主要功能的是 。

A．计算机可以存储大量信息

B．计算机能代替人的脑力劳动

C．计算机是一种信息处理机

D．计算机可实现高速运算

解：答案为C。

2．1946年2月，在美国诞生了世界上第一台电子数字计算机，它的名字叫 ENIAC ，1949年研制成功的世界上第一台存储程序式的计算机称为 EDVAC 。

3．计算机硬件能直接执行的只能是 。

A．符号语言 B．机器语言

C．汇编语言 D．机器语言和汇编语言

解：答案为B。

4．运算器的核心部件是 。

A．数据总线 B．数据选择器 C．累加寄存器 D．算术逻辑运算部件

解：答案为D。

5．存储器主要用来 。

A．存放程序 B．存放数据 C．存放微程序 D．存放程序和数据

解：答案为D。

6．目前我们所说的个人台式商用机属于 。

A．巨型机 B．中型机

C．小型机 D．微型机

解：答案为D。

7．至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是 。

A．节约元件 B．运算速度快

C．物理器件性能决定 D．信息处理方便

解：答案为C。

8．对计算机软、硬件资源进行管理，是 的功能。

A．操作系统 B．数据库管理系统

C．语言处理程序 D．用户程序

解：答案为A。

9．企事业单位用计算机计算、管理职工工资，这属于计算机的 应用领域。

A．科学计算 B．数据处理

C．过程控制 D．辅助设计

解：答案为B。

10．微型计算机的发展以 技术为标志。

A．操作系统 B．微处理器

C．硬盘 D．软件

解：答案为B。

二、填空题

1．操作系统是一种 （1） ，用于 （2） ，是 （3） 的接口。

（1）A．系统程序 B．应用程序 C．用户程序 D．中间件

（2）A．编码转换 B．操作计算机 C．管理和控制计算机的资源

D．把高级语言程序翻译成机器语言程序

（3）A．软件与硬件 B．主机与外设 C．用户与计算机 D．高级语言与机器语言机

解：答案为⑴ A ⑵ C ⑶ C。

2．计算机的硬件包括 、 、 、 、 五部分。

解：答案为运算器、控制器、存储器、输入设备、输出设备。

3．存储器分为 和 。在CPU运行程序时，必须把程序放在 。

解：答案为内（主）存储器，外（辅助）存储器，内存。

4．存储器的存储容量一般以 为单位，一台微机的内存容量是128MB，应是 个这样的单位。

20解：答案为字节，128×2字节。

5．计算机的运算精度主要由计算机的 决定， 越 ，则计算机的运算精度越高。

解：答案为字长，字长，长。

6．冯．诺依曼结构计算机的基本特点是 。

解：答案为程序存储。

7．总线一般可分为三类，它们分别是 ， 和 。

解：答案为数据总线、地址总线、控制总线。

8．计算机软件一般可分为 ， 和 。

解：答案为系统软件、应用软件、工具软件。

9．邮局对信件进行自动分拣，使用的计算机技术是 。

解：答案为模式识别。

10．微型计算机的分类以微处理器的 来划分。

解：答案为规格。

三．简答题

1．会计电算化属于计算机应用的哪个领域？

答：在计算机的应用领域中，会计电算化属于计算机数据处理方面的应用领域。

2．兼容性是计算机的一个重要性能，请解释一下何为向上兼容？

答：所谓向上兼容是指旧型号计算机的软件可以不加修改地在新型号计算机上运行。系列机通常具有这种兼容性。

3．按照冯．诺依曼原理，现代计算机应具备哪些功能？

答：按照冯．诺依曼原理，现代计算机应具备以下5个功能：

⑴ 输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。

⑵ 记忆功能：应能“记住”原始数据、解题步骤及中间结果。

⑶ 计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。

⑷ 判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。

⑸ 自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。

4．答：计算机的大部分功能既能由硬件完成，也能由软件完成，从逻辑上讲，两者是等效的。通常用硬件实现执行速度快、成本高、修改困难，而软件刚好相反。两者之间没有固定的界限。

4．如何理解软、硬件之间的等价性？

答：计算机的大部分功能既能由硬件完成，也能由软件完成，从逻辑上讲，两者是等效的。通常用硬件实现执行速度快、成本高、修改困难，而软件刚好相反。两者之间没有固定的界限。

5．何谓绿色计算机？对它有哪些要求？

答：绿色计算机是指不会对人类及其生存环境造成不良影响的计算机。对它的主要要求是：

⑴ 节能：要求计算机的耗电量要低。

⑵ 低污染：在生产、包装过程中尽量使用无毒、可再生材料，打印机噪声要降到最小，电磁辐射要符合环保标准。

⑶ 易回收：生产、运输和使用等各环节所用的材料应容易销毁或回收。

⑷ 符合人体工程学的要求。

第2章 计算机中信息表示方法

一、判断题

1．在数字计算机中所以采用二进制是因为二进制的运算最简单。

答：正确。

2．在所有的进位计数制中，整数部分最低位的权都是1。

答：正确。

3．某R进位计数制，其左边一位的权是其相邻的右边一位的权的R倍。

答：正确。

4．计算机表示的数发生溢出的根本原因是计算机的字长有限。

答：错误。

5．表示定点数时，若要求数值0在计算机中唯一地表示为全0，应采用补码。

答：正确。

6．浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。

答：正确。

7．CRC校验码的生成和检验大多采用软件实现。

答：正确。

8．若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位是0（正数）或是1（负数）。

答：正确。

9．在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在全“0”代码，在某些场合下更便于判别。

答：正确。

10．显示图形时要经过复杂的数学计算，因此占用的时间要比位图图像的时间长。

答：正确。

二、选择题

1．下列各种数制的数中最小的数是 。

A．(101001)2

B．（101001）BCD C．(52)8 D．(233)H

解：答案为B。

2．下列各种数制的数中最大的数是 。

A．(1001011)2

B．75 C．(112)8 D．(4F)H

解：答案为D。

3．1010AH是 。

A．表示一个二进制数 B．表示一个十六进制数

C．表示一个十进制数 D．表示一个错误的数

解：答案为B。

4．二进制数215转换成二进制数是 （1） ，转换成八进制数是 （2） ，转换成十六进制数是 （3） 。将二进制数01100100转换成十进制数是 （4） ，转换成八进制数是 （5） ，转换成十六进制数是 （6） 。

（1）A．11101011B B．11101010B C．10100001B D．11010111B

（2）A．327 B．268．75 C．252 D．326

（3）A．137H B．C6H C．D7H D．EAH

（4）A．101 B．100 C．110 D．99

（5）A．123 B．144 C．80 D．800

（6）A．64 B．63 C．100 D．0AD

解：答案依次为⑴D ⑵A ⑶B ⑷B ⑸B ⑹A。

5．ASCII码是对 （1） 进行编码的一种方案，它是 （2） 的缩写。

（1）A．字符 B．汉字 C．图形符号 D．声音

（2）A．余3码 B．十进制数的二进制编码

C．格雷码 D．美国标准信息交换代码

解：答案依次为⑴ A ⑵ D。

6．在一个8位二进制数的机器中，补码表示数的范围从（1） （小）到（2） （大），这两个数在机器中的补码表示分别为（3）和（4） ，而数0的补码表示为（5） 。

（1）、（2）：

A．-256 B．-255 C．-128 D．-127 E．0

F．+127 G．+128 H．+255 I．+256

（3）、（4）、（5）：

A．00000000 B．10000000 C．01111111 D．11111111

E．00000000或10000000 F．01111111或11111111

G．00000000或11111111 H．10000000或01111111

解：答案依次为C，F，B，C，A。

7．将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是 。

A．01101111 B．01101110 C．01111111 D．11111111

解：答案为A。

8．十进制数5的单精度浮点数IEEE754代码为 。

A．00000000

B．11000000

C．00000000

D．11000000

解：答案为A。

9．能发现两位错误并能纠正一位错的编码是 。

A．CRC码 B．海明码 C．偶校验码 D．奇校验码

解：答案为B。

10．在大量数据传送中常用的且有效的检验法是 。

A．CRC码 B．海明码 C．偶校验码 D．奇校验码

解：答案为A。

三、填空题

1．计数制中使用的数据个数被称为 。

答：基。

2．在用 表示的机器数中，零的编码是唯一的。

答：补码。

3．信息的数字化编码是指 。

答：是指用“0”或“1”的二进制编码，并选用一定的组合规则来表示信息。

4．一个定点数由 和 两部分组成。根据小数点位置不同，定点数据有 和

两种表示方法。

答：符号位，数值域，纯小数，纯整数（顺序可变）。

5．BCD码中，每一位十进制数字由 位二进制数码组成，用ASCII码表示一个字符通常需要 位二进制数码。

答：4，7。

6．移码常用来表示浮点数的 部分，移码和补码比较，它们除 外，其他各位都 。

答：阶码，符号位，相同。

7．码距的定义是 。

答：编码系统中任两个合法码之间的最少二进制位数的差异。

8．8421码用二进制求和时，当和超过 时，需要做 修正。

答：9，加6调整。

9．有二进制数D4D3D2D1，奇偶校验值用p表示，则奇校验为 ，偶校验为 ，奇偶校验只能检测 ，无法检测 。

答：P＝D4⊕D3⊕D2⊕D1

，

P＝D4⊕D3⊕D2⊕D1

，奇数个错，偶数个错。

10．在浮点加减法运算中，当运算结果的尾数的绝对值大于1时，需要对结果进行 ，其操作是 。

答：向右规格化，尾数右移一位，右边补一个0，阶码减1，直到尾数绝对值≥0.5。

四、计算题

1．用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。

解：2X＝104，N＝4×1/㏒2＝14位。

2．某机器字长32位，定点表示，其中31位表示尾数，1位是符号位，问：

⑴定点原码整数表示时，最大正数是多少？最小负数是多少？

⑵定点原码小数表示时，最大正数是多少？最小负数是多少？。

3131解：⑴定点原码整数表示时，最大正数＝（2－1）；最小负数＝－（2－1）

-31-31⑵定点原码小数表示时，最大正数＝（1－2）；最小负数＝－（1－2）

3．写出下列二进制数的原码、反码、补码和移码。

（1）±1011 （2）±0．1101 （3）±0

解：①（＋1011）原＝01011 （－1011）原＝11011

（＋1011）反＝01011 （－1011）反＝10100

（＋1011）补＝01011 （－1011）补＝10101

（＋1011）移＝11011 （－1011）移＝00100

②（＋0.1101）原＝0.1101 （－0.1101）原＝1.1101

（＋0.1101）反＝0.1101 （－0.1101）瓜＝1.0010

（＋0.1101）补＝0.1101 （－0.1101）补＝1.0011

（＋0.1101）移＝0.1101 （－0.1101）移＝0.0011

③（＋0.0000）原＝00000 （－00000）原＝10000

（＋0.0000）反＝00000 （－00000）反＝11111

（＋0.0000）补＝00000 （－00000）原＝00000

（＋0.0000）移＝10000 （－00000）原＝10000

4．某机器字长16位，浮点表示时，其中含1位阶符、5位阶码、1位尾符、9位尾数，请写出它能表示的最大浮点数和最小浮点数。

+21-9解：最大浮点数＝2×（1－2）

+31-9 最小浮点数＝－2×（1－2）。

5．字符“F”的ASCII码为46H，请写出它的奇校验码和偶校验码（假定校验位加在最高位）。

解：字符“F”的ASCII码为46H，奇校验码为10110110（B6H），偶校验码为00110110（36H）。

6．已知被校验的数据为101101，求其海明校验码。

提示：先决定校验位的位数r=4，然后根据编码规则决定海明校验位的位置和数据位的位置，最后用偶校验法求出校验位的值。答案应为1011100100。

解：⑴先定校验位的位数，当r＝4时，共有16种状态，大于k＋r＋1＝11,故选用r＝4,校验位至少取4位。

i-1⑵决定校验位的位置：按海明码生成法规定，海明校验位第i位应放在2的海明位置上。

⑶决定数据位的位置：数据位应由低到高依次插空放在其他海明位上。即D6 D5 P4 D4 D3 P3D1 P2 P1。

⑷决定被校验数据位由哪几位校验位进行校验：按海明码生成法规定，每个数据位由多个校验位进行校验，但被校验数据的海明位号要等于校验该位数据的各位校验位的海明位号之和。

⑸决定各个校验位之值：按海明码生成法规定，用偶校验法生成校验位，校验位之值为各被校验位数据之和。

P1＝D1⊕D2⊕

D4⊕

D5

P2＝D1⊕D3⊕

D4⊕

D6

P3＝D2⊕D3⊕

D4

P4＝D5⊕D6

在本例中，被校数据为101101，即D1＝1，D2＝0，D3＝1，D4＝1，D5＝0，D6＝1，故

P1＝D1⊕D2⊕

D4⊕

D5＝0

P2＝D1⊕D3⊕

D4⊕

D6＝0

P3＝D2⊕D3⊕

D4＝1

P4＝D5⊕D6＝1

最后得到被校验数据101101的海明码为1011100100。

7．已知被检信息为1010，选择的生成多项式是G（X）为X3＋X＋1，求CRC校验码，并求循环余数，说明其校验原理。

解：⑴ 生成多项式为K＋1位的X3＋X＋1，即G（X）＝1011。

⑵ 确定校验位的位数为K＝3。

⑶ 在有效数据位后面添3（K＝3）个0，然后用它与G（X）进行模2除法运算，所得余数即为所求的校验位。

运算过程如下：

1001

1011√1010100

1011

1000

1001

011

余数为011，所以被检数据的CRC校验码为1010011。

⑷ 求循环余数：在上述余数011的基础上添0继续进行模2除法。余数循环如下：

011→110→111→101→001→010→100→011。除法过程略。

8．将二进制数1011010转换成8421码。

解：先把二进制数转换成十进制数，（1011011）2＝91＝（10010001）8421。

五、简答题

1．试比较定点带符号数在计算机内的四种表示方法。

答：带符号数在计算机内部的表示方法有原码、反码、补码和移码。

原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。

补码的特点是加、减法运算规则简单，正负数的处理方法一致。

反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。

移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。

2．试述浮点数规格化的目的和方法。

答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。

通常，采用向左规格化（简称左规），即尾数每左移一位，阶码减1，直至规格化完成。

3．在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？

答：⑴ 在检错码中，奇偶校验法不能定位发生错误的信息位。

⑵ 奇偶校验没有纠错能力。4．简述循环冗余码（CRC）的纠错原理。

4．简述循环冗余码（CRC）的纠错原理。

答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。

第4章 存储系统

一．判断题

1．计算机的主存是由RAM和ROM两种半导体存储器组成的。

答：正确。

2．CPU可以直接访问主存，而不能直接访问辅存。

答：正确。

3．外（辅）存比主存的存储容量大、存取速度快。

答：错误。

4．动态RAM和静态RAM都是易失性半导体存储器。

答：正确。

5．Cache的功能全部由硬件实现。

答：正确。

6．引入虚拟存储器的目的是为了加快辅存的存取速度。

答：错误。

7．多体交叉存储器主要是为了解决扩充容量的问题。

答：错误。多体交叉存储器主要是为了提高存取速度，增加带宽。

8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。

答：正确。

9．多级存储体系由Cache、主存和辅存构成。

答：正确。

10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。

答：错误（由操作系统完成）。

二．选择题

1．主（内）存用来存放 。

A．程序 B．数据 C．微程序 D．程序和数据

解：答案为D。

2．下列存储器中，速度最慢的是 。

A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器

解：答案为C。

3．某一SRAM芯片，容量为16K×1位，则其地址线有 。

A．14根 B．16K根 C．16根 D．32根

解：答案为A。

4．下列部件（设备）中，存取速度最快的是 。

A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器

解：答案为B。

5．在主存和CPU之间增加Cache的目的是 。

A．扩大主存的容量

B．增加CPU中通用寄存器的数量

C．解决CPU和主存之间的速度匹配

D．代替CPU中的寄存器工作

解：答案为C。

6．计算机的存储器采用分级存储体系的目的是 。

A．便于读写数据 B．减小机箱的体积

C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾

解：答案为D。

7．相联存储器是按 进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式

C．内容指定方式 D．地址指定与堆栈存取方式结合

解：答案为C。

8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为

A．23 B．25 C．50 D．20

解：答案为D。

9．常用的虚拟存储器由 两级存储器组成，其中辅存是大容量的磁表面存储器。

。

A．主存—辅存 B．快存—主存

C．快存—辅存 D．通用寄存器—主存

解：答案为A。

10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为 。

A．全相联映射 B．直接映射 C．组相联映射 D．混合映射

解：答案为A。

三．填空题

1．对存储器的要求是 、 、 ，为解决这三者的矛盾，计算机、采用 体系结构。

答：速度快、容量大、成本低，分级存储体系。

2．CPU能直接访问 和 ，但不能访问 和 。

答：主存、CACHE、外存、I/O设备。

3．Cache的映射方式有 、 和 三种。其中 方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。

答：直接映象、全相联映象、组相联映象，组相联映象。

4．广泛使用的 和 都是半导体 存储器。前者的速度比后者快，

不如后者高。它们的共同缺点是断电后 保存信息。

答：依次为SRAM、DRAM、随机读写、集成度、不能。

5．闪速存储器能提供高性能、低功耗、高可靠性以及 能力，为现有的 体系结构带来巨大变化，因此作为 用于便携式电脑中。

答：瞬时启动、存储器、固态盘。

6．相联存储器不按地址而是按 访问的存储器，在Cache中用来存放 ，在虚拟存储器中用来存放 。

答：内容，行地址表，段表、页表和快表。

7．虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 。

答：主-辅存，主存，虚拟地址。

8．磁盘的地址格式由 、 、 、 四部分组成。

答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。

9．温彻斯特硬盘的特点是 、 和 。

答：固定盘片、活动磁头和密封结构。

10．一个完整的磁盘存储器由三部分组成，其中 又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备， 是磁盘机与主机的接口部件， 用于保存信息。

答：驱动器、控制器、盘片。

四．计算题

1．设有一个具有24位地址和8位字长的存储器，求：

（1）该存储器能存储多少字节的信息？

（2）若存储器由4M×1位的RAM芯片组成，需要多少片？

（3）需要哪种译码器实现芯片选择？

24解：⑴ 存储单元数为2＝16M＝16777216，故能存储16M字节的信息。

⑵ 由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×8＝32片。

⑶ 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。

2．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：

（1）Cache的命中率是多少？

（2）CPU访问内存的平均访问时间是多少？

（3）Cache-主存系统的效率是多少？

解：⑴ 命中率H＝（4500－340）/ 4500＝0.92。

⑵ CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝57.4ns

⑶ cache-主存系统的效率e＝45/57.4=78℅

3．下图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：

页号 该页在主存中的起始地址

虚拟地址 页号 页内地址

1

2

3

48 0516

7

0128

15

0324

33

25

7

6

4

15

5

30

42000

38000

96000

60000

40000

80000

50000

70000

（1）当CPU按虚拟地址1去访问主存时，主存的实地码是多少？

（2）当CPU按虚拟地址2去访问主存时，主存的实地码是多少？

（3）当CPU按虚拟地址3去访问主存时，主存的实地码是多少？

解：⑴ 用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。

⑵ 同理，主存实地址码＝96000＋0128＝96128。

⑶ 虚拟地址为3的页号为48，查页表时，发现此页面没在页表中，此时操作系统暂停用户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。

4．页式存储器的逻辑地址由页号和页内地址两部分组成，若页面大小为4KB，地址转换过程如图所示，图中逻辑地址8644用十进制表示，经页表转换后，该逻辑地址的物理地址（十进制）是多少？

提示：把逻辑地址转换成二进制来做。

页表长度

页表地址

8644

逻辑地址

页号

0

1

2

物理块号

2

3

8

物理地址

A

解：第一步，已知页面大小为4KB，故可算出页内地址为12位（212＝4096）。

第二步：把逻辑地址8644转换成二进制地址10，其中高2位为页面号。

第三步：查页表，2号页面的物理块号为8，由于逻辑地址和物理地址的页内地址部分是相同的，即可把页号与页内地址拼接，得到物理地址为100。

第四步：把100转换成十进制数为33220。

5．设某磁盘存储器的平均找道时间为ts,转速每分钟r转，每磁道容量为N个字，每信息块为n个字，试推导磁盘存储器读写一块信息所需总时间tB的公式。

解：tB＝ts＋60/2r＋60n/rN。

6．一般，CD-ROM光盘的外缘有5mm宽的范围不使用，故标准的播放时间为60分钟。请计算模式1和模式2情况下光盘的存储容量是多少？

提示：光盘的模式1用于存放计算机的程序和数据，共有270000个扇区，每个扇区2048个字节，而模式2用于存放声音、图像等多媒体数据，共有270000个扇区，每个扇区2336个字节。

解：模式1——容量C＝270000×2048/1024/1024＝527MB

模式二——容量C＝270000×2336/1024/1024＝601MB

7．某磁盘组有4个盘片，5个记录面，每个记录面的内磁道直径为22cm，外磁道直接为33cm，最大位密度为1600b/cm，道密度为80道/cm，转速7200转速/分。

⑴ 磁盘的总存储容量（非格式化）？

⑵ 最大数据传输率是多少？

解：⑴ 总容量＝每面容量×记录面数

每面容量＝某一磁道容量×磁道数

某磁道容量＝磁道长×本道位密度

所以，最内圈磁道的容量＝1600×22×3.14＝110528字节/道

磁道数＝存储器域长×道密度＝（33—22）/2×80＝253616000字节

⑵ 最大数据传输率＝转速×某磁道容量＝7200/60×110528＝13263360字节/秒

8．假设某计算机的cache采用直接映象，容量为4096。若CPU依次从主存单元0，1，…，99和4096，4097，…，4195交替取指令，循环执行10次，试求此时的命中率？

解：此时CPU的命中率为0。

第5章 中央处理器

一．判断题

1．一个指令周期由若干个机器周期组成。

解：答案为正确。

2．非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此这类指令的执行不需地址寄存器参与。

解：答案为错误。

3．组合逻辑控制器比微程序控制器的速度快。

解：答案为正确。

4．流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这种关系影响指令的执行。

解：答案为正确。

5．微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执行速度。

解：答案为正确。

6．微程序控制器中的控制存储器可用PROM、EPROM或闪存实现。

解：答案为正确。

7．指令周期是指人CPU从主存取出一条指令开始到执行这条指令完成所需的时间。

解：答案为正确。

8．控制存储器是用来存放微程序的存储器，它比主存储器速度快。

解：答案为正确。

9．机器的主频最快，机器的速度就最快。

解：答案为正确。

10．80X86的数据传送指令MOV，不能实现两个内存操作数的传送。

解：答案为正确。

二．选择题

1．指令系统中采用不同寻址方式的目的主要是 。

A. 实现程序控制和快速查找存储器地址

B. 可以直接访问主存和外存

C. 缩短指令长度，扩大寻址空间，提高编程灵活性

D. 降低指令译码难度

解：答案为C。

2．CPU组成中不包括 。

A．指令寄存器 B．地址寄存器

C．指令译码器 D．地址译码器

解：答案为D。

3．程序计数器PC在 中。

A．运算器 B．控制器

C．存储器 D．I/O接口

解：答案为B。

4．计算机主频的周期是指 。

A．指令周期 B．时钟周期

C．CPU周期 D．存取周期

解：答案为B。

5．CPU内通用寄存器的位数取决于 。

A．存储器容量 B．机器字长

C．指令的长度 D．CPU的管脚数

解：答案为B。

6．以硬布线方式构成的控制器也叫 。

A．组合逻辑型控制器 B．微程序控制器

C．存储逻辑型控制器 D．运算器

解：答案为A。

7．一个节拍脉冲持续的时间长短是 。

A．指令周期 B．机器周期

C．时钟周期 D．以上都不是

解：答案为C。

8．直接转移指令的功能是将指令中的地址代码送入 。

A．累加器 B．地址寄存器

C．PC D．存储器

解：答案为C。

9．状态寄存器用来存放 。

A．算术运算结果 B．逻辑运算结果

C．运算类型 D．算术、逻辑运算及测试指令的结果状态

解：答案为D。

10．微程序放在 中。

A．指令寄存器 B．RAM

C．控制存储器 D．内存

解：答案为C。

11．某寄存器中的值有时是地址，这只有计算机的 才能识别它。

A．译码器 B．判断程序

C．指令 D．时序信号

解：答案为C。

12．微程序控制器中,机器指令与微指令的关系是________。

A. 每一条机器指令由一条微指令执行

B. 每一条机器指令由一段用微指令编成的微程序来解释执行

C. 一段机器指令组成的程序可由一条微指令来执行

D. 一条微指令由若干条机器指令组成

解：答案为C。

13．在高速计算机中，广泛采用流水线技术。例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同指令的不同阶段可以 ① 执行；各阶段的执行时间最好 ② ；否则在流水线运行时，每个阶段的执行时间应取 ③ 。

可供选择的答案：

① A.顺序 B.重叠 C.循环 D.并行

② A.为0 B.为1个周期 C.相等 D.不等

③ A. 3个阶段执行时间之和 B. 3个阶段执行时间的平均值

C. 3个阶段执行时间的最小值 D. 3个阶段执行时间的最大值

解：答案为①D，②C，③D。

14．微指令格式分成水平型和垂直型，前者的位数 ，用它编写的微程序 。

A．较少 B．较多

C．较长 D．较短

解：答案为B、D。

15．异步控制常作为 的主要控制方式。

A. 单总线计算机结构计算机中访问主存和外部设备时

B. 微型机的CPU控制中

C．组合逻辑的CPU控制中

D. 微程序控制器中

解：答案为A。

16．与微指令的执行周期对应的是 。

A．指令周期 B．机器周期

C．节拍周期 D．时钟周期

解：答案为B。

三．填空题

1．目前的CPU包括 ， 和CACHE（一级）。

答：运算器，控制器。

2．CPU中保存当前正在执行的指令的寄存器为 ，保存下一条指令地址的寄存器为 。

答：指令寄存器IR，程序计数器PC。

3．CPU从主存取出一条指令并执行该指令的时间叫 ，它常用若干个 来表示，而后者又包含若干个 。

答：指令周期，机器周期，时钟周期。

4．在程序执行过程中，控制器控制计算机的运行总是处于 、分析指令和 的循环之中。

答：取指令，执行指令。

5．控制器发出的控制信号是 因素和 因素的函数，前者是指出操作在什么条件下进行，后者是指操作在什么时刻进行。

答：空间，时间。

6．微程序入口地址是 根据指令的 产生的。

答：译码器，操作码。

7．微程序控制器的核心部件是 ，它一般用 构成。

答：控制存储器，只读存储器。

8．微指令执行时，产生后继微地址的方法主要有 、 等。

答：计数器方式，断定方式。

9．任何指令的第一个周期一定是 。

答：取指令。

10．一条机器指令的执行可与一段微指令构成的 相对应，微指令可由一系列 组成。

答：微程序，微命令。

11．微程序设计技术是利用 方法设计 的一门技术。

答：软件，控制器。

12．在同一微周期中 的微命令叫互斥的微命令；在同一微周期中 的微命令叫相容的微命令。显然，

不能放在一起译码。

答：不可能同时出现，可以同时出现，相容的微命令。

13．在微程序控制器中，时序信号比较简单，一般采用 。

答：同步控制。

14．保存当前栈顶地址的寄存器叫 。

答：栈顶指针SP。

15．实现下面各功能有用哪些寄存器？

⑴表示运算结果是零的是 。

⑵表示运算结果溢出的是 。

⑶表示循环计数的是 。

⑷做8位乘除法时用来保存被乘数和被除数的是 。

⑸暂时存放参加ALU中运算的操作数和结果的是 。

答：⑴状态寄存器中的ZF。

⑵状态寄存器中的OF。

⑶CX。

⑷AL/AX。

⑸累加器。

四．综合题

1．在8086中，对于物理地址2014CH来说，如果段起始地址为20000H，则偏移量应为多少?

解：14CH。

2．在8086中SP的初值为2000H，AX＝3000H，BX＝5000H。试问：

(1) 执行指令PUSH AX后，SP＝?

(2) 再执行指令PUSH BX及POP AX后，SP＝?，BX＝? 请画出堆栈变化示意图。

解：⑴ SP＝2000H－2＝1FFEH

⑵执行PUSH BX和POP AX后，SP＝1FFEH－2＋2＝IFFEH，BX＝5000H，指针变化图略。

3．指出下列8086指令中，源操作数和目的操作的寻址方式。

(1) PUSH AX (2) XCHG BX，[BP+SI]

(3) MOV CX，03F5H (4) LDS SI，[BX]

(5）LEA BX，[BX+SI] (6) MOV AX，[BX+SI+0123H]

(7) MOV CX，ES：[BX][SI] (8) MOV [SI]，AX

(9)XCHG AX,[2000H]

解：⑴源是寄存器直接寻址。目的是寄存器间接寻址。

⑵源是变址/基址寻址，目的是寄存器直接寻址。

⑶源是立即数寻址，目的是寄存器直接寻址。

⑷源是寄存器间接寻址。目的是寄存器直接寻址。

⑸源是变址/基址寻址，目的是寄存器直接寻址。

⑹源是变址/基址加偏移量寻址，目的是寄存器直接寻址。

⑺源是跨段的变址/基址寻址，目的是寄存器直接寻址。

⑻源是寄存器直接寻址。目的是寄存器间接寻址。

⑼源是存储器直接寻址。目的是寄存器直接寻址。

4．请按下面的要求写出相应的8086汇编指令序列。

(1) 将1234H送入DS中

(2) 将5678H与AX中的数相加，结果放在AX中。

(3) 将DATAX和DATAY相加，其和放在DATAY中。

(4) 将AX中的高4位变为全0。

(5) 将AX中的低2位变为全1。

解：⑴MOV AX，1234H ；MOV DS，AX

⑵ADD AX，5678H

⑶MOV AX，DATAX

ADD DATAY，AX

⑷AND AX，0FFFH

⑸OR AX，0003H

5．若BX＝0379H，下面8086指令执行后，BX＝?

(1) XOR BX，0FF00H

(2) AND BX，0FF00H

(3) OR BX，0FF00H

解：⑴根据“异或”操作的特点，与“0”做“异或”操作，操作数不变；与“1”做“异或”操作，即使操作数变反，此题仅使BH变反，所以结果为BX＝111111＝FC79H。

⑵根据“与”操作的特点，对“0”做“与”操作，操作数为0；对“1”做“与”操作，即操作数不变。此题仅使BL清0，BH不变，所以结果为BX＝0000＝0300H。

⑶根据“或”操作的特点，对“0”做“或”操作，操作数不变；对“1”做“或”操作，即操作数为1。此题仅使BH（即高8位）置1，BL（低8位）不变，所以结果为BX＝0110＝0386H。

6．若(BX)＝5555H，试写出执行完下面的指令序列后BX中的内容。

MOV CL，5

SHR BX，CL

解：第一条指令把数5传送到CL（CL是指定用于存放移位或循环次数的寄存器）中，第2条是逻辑右移指令，使BX逻辑右移5次（由CL给出移位次数），结果BX＝02AAH。

7．试用8086移位和加法指令完成将AX中的内容乘以10的操作。

解：算法为AX×10＝AX×2＋AX×8，指令序列如下：

SHL AX，1 ；AX×2

MOV BX，AX ；AX×2保存到BX

SHL AX，1 ；AX×4

SHL AX，1 ；AX×8

ADD AX，BX ；AX×10

8．根据以下要求写出相应的8086汇编语言指令。

(1) 把BX寄存器和DX寄存器的内容相加，结果存入DX寄存器中。

(2) 用寄存器BX和SI的基址变址寻址方式把存储器中的一个字节与AL寄存器的内容相加，并把结果送到AL寄存器中。

(3) 用寄存器BX和偏移量0BD2H的寄存器相对寻址方式把存储器中的一个字和CX相加并把结果送回存储器中。

(4) 用偏移量为0524H的直接寻址方式把存储器中的一个字与数2A59H相加，并把结果送回该存储单元中。

(5) 把数0B5H与 AL相加，并把结果送回AL中。

解：⑴ADD DX，BX

⑵ADD AL，[BX＋SI]

⑶ADD [BX＋0BD2H]，CX

⑷ADD [0524H]，2A59H

⑸ADD AL，0B5H

9．已知8086汇编程序段如下：

MOV AX，1234H

MOV CL，4

ROL AX，CL

DEC AX

MOV CX，4

MUL CX

INT 20H

试问：

(1) 每条指令执行完后，AX寄存器的内容是什么?

(2) 每条指令执行完后，进位、溢出和零标志的值是什么?

(3) 程序结束时，AX和DX的内容是什么?

解：⑴ MOV AX，1234H AX＝1234H

MOV CL，4 AX＝1234H

ROL AX，CL AX＝2341H

DEC AX AX＝2340H

MOV CX，4 AX＝2340H

MUL CX AX＝8D00H

INT 20H

第2、5、7条指令对AX没有操作，故不影响AX的值。第1条指令把立即数1234H送到AX中，AX的值就是1234H，第3条指令把AX的内容循环移位4次，AX值为2341H，第4条指令把AX减1，AX的值为2340H，第6条指令把AX的值乘以4，AX的值变为8D00H。

⑵传送指令不影响标志位，第3条指令影响进位（CF）、溢出（OF）标志，CF＝0，OF＝0；第4条指令不影响CF标志，该指令执行后，CF维持原状，OF＝0，零标志（ZF）也为0；第6条指令影响各标志位，由于DX＝0，因此CF＝0，OF＝0，ZF＝0。

⑶程序结束时，AX的值为8D00H，DX的值为0000H。

10．有一主频为25 MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。

(1)假定存储器为“0等待”，请计算机器速度 (每秒钟执行的机器指令条数)。

(2)假如存储器速度较慢，每两个机器周期中有一个是访问存储器周期，需插入两个时钟的等待时间，请计算机器速度。

解：⑴存储器“0等待”是假设在访问存储器时，存储周期＝机器周期，此时

机器周期＝主频周期×2（一个机器周期由两个时钟脉冲组成）

＝2/25MHz＝0.08μS

指令周期＝2×机器周期＝0.16μS

机器平均速度＝1/0.16＝6.25MIPS(百万条指令/秒)

⑵若每两个机器周期中有一个是访问存储器周期，则需插入两个时钟的等待时间。

指令周期＝0.16μS＋0.08μS＝0.24μS

机器平均速度＝1/0.24≈4.2MIPS(百万条指令/秒)

第7章 输入输出数据传送控制方式

一、判断题

1．所有的数据传送方式都必须由CPU控制实现。

答：错误。

2．屏蔽所有的中断源，即为关中断。

答：错误。

3．一旦中断请求出现，CPU立即停止当前指令的执行，转去受理中断请求。

答：错误。

4．CPU响应中断时，暂停运行当前程序，自动转移到中断服务程序。

答：正确。

5．中断方式一般适合于随机出现的服务。

答：正确。

6．DMA设备的中断级别比其他外设高，否则可能引起数据丢失。

答：正确。

7．CPU在响应中断后可立即响应更高优先级的中断请求（不考虑中断优先级的动态分配）。

答：错误。

8．DMA控制器和CPU可同时使用总线。

答：错误。

9．DMA是主存与外设之间交换数据的方式，也可用于主存与主存之间的数据交换。

答：错误。

10．为保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作。

答：正确。

二、选择题

1．主机、外设不能并行工作的方式 。

A．程序查询方式 B．中断方式 C．通道方式

解：答案为A

2．在单独（独立）编址下，下面的说法是 是对的。

A．一个具体地址只能对应输入输出设备

B．一个具体地址只能对应内存单元

C．一个具体地址既可对应输入输出设备，也可对应内存单元

D．只对应内存单元或只对应I/O设备

解：答案为C

3．在关中断状态，不可响应的中断是 。

A．硬件中断 B．软件中断

C．可屏蔽中断 D．不可屏蔽中断

解：答案为C

4．禁止中断的功能可由 来完成。

A．中断触发器 B．中断允许触发器

C．中断屏蔽触发器 D．中断禁止触发器

解：答案为B

5．在微机系统中，主机与高速硬盘进行数据交换一般用 方式。

A．程序中断控制 B．DMA

C．程序直接控制 D．通道方式

解：答案为B

6．常用于大型计算机的控制方式是 。

A．程序中断控制 B．DMA

C．程序直接控制 D．通道方式

解：答案为D

7．有关中断的论述不正确的是 。

A．CPU和I/O设备可并行工作，但设备间不可并行工作

B．可实现多道程序、分时操作、实时操作

C．对硬盘采用中断可能引起数据丢失

D．计算机的中断源可来自主机，也可来自外设

解：答案为A

8．中断系统是由 实现的

A．仅用硬件 B．仅用软件

C．软、硬件结合 D．以上都不对

解：答案为D

9．DMA数据的传送是以 为单位进行的。

A．字节 B．字

C．数据块 D．位

解：答案为C

10．DMA是在 之间建立的直接数据通路。

A．CPU与外设 B．主存与外设

C．外设与外设 D．CPU与主存

解：答案为B

11．数组多路通道数据的传送是以 为单位进行的。

A．字节 B．字

C．数据块 D．位

解：答案为C

12．通道是特殊的处理器，它有自己的 ，故并行工作能力较强。

A．运算器 B．存储器

C．指令和程序 D．以上均有

解：答案为C

13．下列I/O控制方式中，主要由程序实现的是 。

A．PPU（外围处理机）B．中断方式

C．DMA方式 D．通道方式

解：答案为B

14．产生中断的条件是 。

A．一条指令执行结束 B．机器内部发生故障

C．一次I/O操作开始 D．一次DMA操作开始

解：答案为B，C，D

15．在微机系统中，外设通过 与主板的系统总线相连接。

A．适配器 B．设备控制器

C．计数器 D．寄存器

解：答案为A

16．对于低速输入输出设备，应当选用的通道是 。

A．数组多路通道 B．字节多路通道

C．选择通道 D．DMA专用通道

解：答案为B

三、填空题

1．实现输入输出数据传送方式分成三种： 、 和程序控制方式。

答：DMA方式、通道方式。

2．输入输出设备寻址方式有 和 。

答：统一编址、独立编址。

3．CPU响应中断时最先完成的两个步骤是 和 。

答：关中断、保存现场信息。

4．内部中断是由 引起的，如运算溢出等。

答：CPU的某种内部因素。

5．外部中断是由 引起的，如输入输出设备产生的中断。

答：主机外部的中断信号。

6．DMA的含义是 ，用于解决 。

答：直接存储器访问，数据块传送。

7．DMA数据传送过程可分为 、数据块传送和 三个阶段。

答：传输前预处理，传送后处理。

8．基本DMA控制器主要由 、 、数据寄存器、控制逻辑、标志寄存器及地址译码与同步电路组成。

答：地址计数器、字计数器。

9．在中断服务中，开中断的目的是允许 。

答：多级中断。

10．一个中断向量对应一个 。

答：中断服务程序的入口地址。

11．接口收到中断响应信号INTA后，将 传送给CPU。

答：中断向量。

12．中断屏蔽的作用有两个，即 和 。

答：改变中断处理的优先级别，屏蔽一些不允许产生的中断。

13．串行接口之所以需要串、并数据的转换电路，是因为 。

答：计算机内部数据是并行传送的。

14．CPU响应中断时，必须先保护当前程序的断点状态，然后才能执行中断服务程序，这里的断点状态是指 。

答：返回地址和状态寄存器的内容。

15．通道是一个特殊功能的 ，它有自己的 专门负责数据输入输出的传送控制，CPU只负责 的功能。

答：处理器，指令和程序，数据处理。

16．CPU对外设的控制方式按CPU的介入程度，从小到大为 、

、 。

答：通道方式，DMA方式，中断方式，程序方式。

四、计算题

1．若输入输出系统采用字节多路通道控制方式，共有8个子通道，各子通道每次传送一个字节，已知整个通道最大传送速率为1200B/S，求每个子通道的最大传输速率是多少？若是数组多路通道，求每个子通道的最大传输速率是多少？

解：字节多路通道：每个子通道的最大传输速率是1200B/S÷8＝150B/S

数组多路通道：每个子通道的最大传输速率是1200B/S。

2．某字节多路通道共有6个子通道，若通道最大传送速率为1500B/S，求每个子通道的最大传输速率是多少？

解：1500 B/S÷6＝250B/S。

3．在8086CPU中，1号中断向量的地址是从0004~0007H，其中地址0004~0005存放200H，地址0006~0007存放2000H，试问：

⑴ 1号中断的中断服务程序的入口地址是多少？

⑵ 4号中断的向量地址是多少？

解：⑴ 入口地址为2000H：0200H

⑵ 0+4×4=16=10H

4．在8255A并行接口中，下图是其端口C的置1/置0控制字，请读下列程序，它实现什么功能？

0 D6

D5 D4 D3 D2 D1 D0

↖

不用

↗ ↖ ↗

位选择 ↑

000：C口位0 1：置位

001：C口1位 0：复位

：

111：C口7位

MOV AL，0DH

OUT 63H，AL

MOV AL，0CH

OUT 63H，AL

解：程序完成先使PC6=1，再使PC6=0。

5．用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？

解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s

每个数据位长度T＝1÷4800≈0.208ms

数据位传输速率为8×480＝3840位/秒。

6．假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？

解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。

第8章 总线系统

一、判断题

1．组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，即总线缓冲器和总线控制器。

答：正确。

2．大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的。

答：错误。

3．在计算机总线中，地址信息、数据信息和控制信息不能同时出现。

答：正确。

4．三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、高阻抗三种状态。

答：正确。

5．计算机使用总线结构的主要优点是便于积木化，同时减少了信息传输线的数目。

答：正确。

6．任何类型的计算机都包含地址总线、数据总线和控制总线。

答：正确。

7．地址线的条数反映了微处理器的寻址能力。

答：正确。

8．地址总线的特点是可双向传输，控制总线的特点是双向传输。

答：错误。

9．USB全速版的最大传输速率比USB高速版大。

答：错误。

10．总线的发展与CPU的发展休戚相关，CPU的主频提高后，总线的数据传输如果不随之提高，必将妨碍整机性能的提高。

答：正确。

二．选择题

1．CPU的芯片中的总线属于 。

解：答案为A

A．内部 B．局部

C．系统 D．板级

2．下面所列的 不属于系统总线接口的功能。

A．数据缓冲 B．数据转换

C．状态设置 D．完成算术和逻辑运算

解：答案为D

3．信息只用一条传输线，且采用脉冲传输的方式称为 。

A．串行传输 B．并行传输

C．并串行传输 D．分时传输

解：答案为A

4．在 的计算机系统中，外设可以主存储器单元统一编址。

A．单总线 B．双总线

C．三总线 D．以上三种都可以

解：答案为A

5．系统总线中地址线的功能是 。

A．用于选择主存单元地址 B．用于选择进行信息传输的设备

C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址

解：答案为D

6．同步通信比异步通信具有较高的传输频率，这是因为 。

A．同步通信不需要应答信号。

B．同步通信方式的总线长度较短。

C．同步通信一个公共时钟信号进行同步。

D．同步通信中各部件存取时间比较短。

解：答案为C

7．异步控制常用于 作为其主要控制方式。

A．在单总线结构计算机中访问主存与外设时

B．微机的CPU控制中

C．组合逻辑控制的CPU控制中

D．微程序控制器中

解：答案为A

8．在3种集中式总线控制中，_______方式响应时间最快，_______方式对电路故障最敏感。

A．链式查询 B．计数器定时查询

C．独立请求

解：答案为A

9．在计数器定时查询方式下，若从0开始计数，则 。

A．用于选择主存单元地址 B．用于选择进行信息传输的设备

C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址

解：答案为C

10．CPU的控制总线提供 。

A．数据信号流 B．存储器和I/O设备的时序信号和控制信号

C．来自I/O设备和存储器的响应信号 D．B和C

解：答案为D

11．在菊花链方式下，越靠近控制器的设备 。

A．得到总线使用权的机会越多，优先级越高

B．得到总线使用权的机会越少，优先级越低

C．得到总线使用权的机会越多，优先级越低

D．得到总线使用权的机会越少，优先级越高

解：答案为A

12．在独立方式下，若有几个设备，则 。

A．有几个总线请求信号和几个总线响应信号

B．有一个总线请求信号和一个总线响应信号

C．总线请求信号多于总线响应信号

D．总线请求信号少于总线响应信号

解：答案为A

13．在链式查询方式下，若有n个设备，则 。

A．有几条总线请求信号

B．公用一条总线请求信号

C．有n－1条总线请求信号

D．无法确定

解：答案为B

三．填空题

1．计算机中各功能部件是通过 连接的，它是各部件间进行信息传输的公共通路。

答：总线。

2．CPU内部的总线是 级总线，也叫内部总线。

答：芯片。

3．总线控制方式可分为 式和 式两种。

答：集中、分布。

4．同步方式下，总线操作有固定的时序，设备之间 应答信号，数据的传输在

的时钟信号控制下进行。

答：没有、一个公共。

5．异步方式下，总线操作周期不固定，通过 信号相互联络。

答：握手（就绪/应答）。

6．决定总线由哪个设备进行控制称为 ，实现总线数据的定时规则叫 。

答：总线仲裁，总线协议。

7．衡量总线性能的一个重要指标是总线的 ，即单位时间内总线传输数据的能力。

答：数据传输速率。

8．总线 技术可使不同的信号在同一条信号线上传输，分时使用。

答：复用。

9．总线协议是指 。

答：实现总线数据传输的定时规则。

10．总线设备与总线的连接界面是 。

答：总线接口。

11．总线的基本特性包括 、 和电气特性。

答：物理特性，功能特性。

12．总线控制主要解决 问题。集中式仲裁有 、 和 。

答：总线控制权，链式查询方式，计数器定时查询方式，独立请求方式。

13．USB接口通过使用 ，理论上可使一台PC机连接的外设多达 台。

答：集线器（HUB），127台。

14．在单总线、双总线、三总线三种系统中，从信息流传送效率的角度看， 的工作效率最低，从吞吐量来看， 最强。

答：单总线，双总线。

15．AGP总线不同于PCI总线，它是提供 专用的，它在 与系统内存之间提供了一条直接访问的途径。

答：图形加速卡，图形卡。

16．根据总线传输的信息内容的不同，总线可分为 、 和 。任何类型的计算机总线都包括这三种总线。

答：数据，地址，控制总线。

四．计算题

1．在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。

解：时钟频率为100MHz，所以

5个时钟周期＝5×100μs＝0.05μs

数据传输率＝16bit/0.05μs＝40×106字节/秒

2．⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？

⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？

⑶分析影响带宽的有哪些因素？

解：⑴设带宽用Dr表示，总线时钟周期用T＝1/f 表示，一个总线周期传送的数据量用D表示，根据定义可得

Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S

⑵因为64位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S

⑶总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。

3．在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。

解：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。

第9章 计算机系统结构的的发展

一．选择题

1．下面描述的流水CPU基本概念中，不正确的表达是 。

A．流水CPU是以空间并行性为原理构造的处理器

B．流水CPU一定是RISC机器

C．流水CPU一定是多媒体CPU

D．流水CPU是以时间并行性为原理构造的处理器

解：答案为A，B，C。

2．流水CPU是由一系列叫做“段”的处理部件构成的，和具备m个并行部件的CPU相比，一个m段流水CPU 。

A．具备同等水平的吞吐能力 B．不具备同等水平的吞吐能力

C．吞吐能力小于前者的吞吐能力 D．吞吐能力大于前者的吞吐能力

解：答案为A。

3．在高速计算机中，广泛采用流水线技术。例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同指令的不同阶段可以 ① 执行；各阶段的执行时间最好 ② ；否则在流水线运行时，每个阶段的执行时间应取 ③ 。

可供选择的答案：

① A.顺序 B.重叠 C.循环 D.并行

② A.为0 B.为1个周期 C.相等 D.不等

③ A. 3个阶段执行时间之和

B. 3个阶段执行时间的平均值

C. 3个阶段执行时间的最小值

D. 3个阶段执行时间的最大值

解：答案为⑴ D ⑵ C ⑶ D。

4．光学计算机的特点是 。（多选）

A．比电子计算机快 B．比电子计算机功耗大

C．光传输失真大 D．光器件开关速度比电子器件快

E．不同波长的光波会发生干涉 F．光器件带宽比电子器件大

解：答案为A、D、F。

5．CPU内使用流水线技术后，下列可能的说法是 。（多选）

A．取指令与执行指令同步进行

B．取指令与执行指令异步进行

C．正在执行的指令与流水线中的指令冲突

D．流水线内的指令无效

E．流水线取指令与执行的指令有关

F．流水线取指令与执行的指令无关

解：答案为A、C、D、E、F。

二．填空题

1．并行处理技术已成为计算机发展的主流，它有三种形式： 并行， 并行和 并行。

答：时间并行，空间并行，时间＋空间并行。

2．Neumann计算机属于 驱动方式，数据流计算机属于 驱动方式，归约计算机属于 驱动方式。

答：控制驱动，数据驱动，需求驱动。

3．光学计算机是利用 实现的计算机。

答：光技术和光器件。

4．生物计算机是利用 而研制开发的一种新型计算机。

答：生物系统固有的信息处理机理。

5．量子计算机是基于 的信息处理方式，按照一定的体系结构，采用 所构成的计算机。

答：基于量子力学理论和量子器件的信息处理方式，采用量子器件。

6．按并行等级技术分类，流水线可分为 、 、 三类。

答：指令流水线、算术流水线和处理机流水线。

7．流水CPU中的主要问题是 相关， 相关和 相关。

答：资源、数据、控制。

8．现代计算机的发展受半导体材料限制，人们正转向 、 、 的研制，软件方面也开展

的研究。

答：生物计算机、光计算机、量子计算机、人工智能。

三．计算题

1．现有4级流水线，分别完成取指令、指令译码并取数、运算、送结果四步操作，若完成各步操作的时间依次为100ns、100ns、80ns、50ns，请求：

⑴ 流水线的操作周期。

⑵ 若相邻两条指令发生数据相关，且在硬件上不采取措施，那么第二条指令要推迟的时间。

⑶ 若对硬件进行改进，那么第二条指令至少要推迟的时间。

解：⑴ 流水线的操作时间应按各步操作的最大时间来考虑，应为100ns。

⑵ 若相邻两条指令发生数据相关，且在硬件上不采取措施，应停顿第2条指令的执行，直到前面的指令结果已经产生，因此要推迟2个时钟周期的时间。

⑶ 若对硬件进行改进，如采用专用的通路技术，那么第2条指令的执行将不会被推迟。

2．在4段流水线浮点加法器中，若每段所需的时间为：T1＝60ns，T2＝50ns，T3＝90ns，T4＝80ns。

求：⑴ 流水线加法器的加速比。

⑵ 若每段的时间都是75ns（包括缓冲时间），求加速比。

解：⑴ 加法器的流水线时钟周期至少为T＝90ns。若采用同样的逻辑电路（不使用流水线），则浮点加法所需的时间是：T1+ T2+ T3+ T4＝60+50+90+80＝280ns

因此，加速比为280/ 90≈3.1

⑵ 若每个过程段的时间都是75ns，则加速比＝（75×4）/ 75＝4

3．假设一条指令按取指、分析和执行三步解释，每步相应的时间分别为t取、t分、t执，分别计算下列几种情况下执行完100条指令所需的时间：

(1) 顺序方式。

(2) 仅(K+1)取指与K执行重叠。

(3) 仅(K+2)取指，(K+1)分析、K执行重叠。

若t取=t分=2，t执=1，计算上述结果。

解：若t取＝t分＝2，t执＝1

⑴ 顺序方式：T＝100×5＝500ns

⑵ 一次重叠方式：T＝6＋99×（2＋2）＝402ns

⑶ 2次重叠方式：T＝99×2＋2＋2＋2＝204ns