[通信电子]基于IEEE11494标准的混合电路边界扫描测试技术与方法的研究

Ｙ８８６１５ｌ分类号妲！ＵＤＣ！￡塑学号密级ＱｉＱＩ！堕！坌珏工学硕士学位论文基于ＩＥＥＥｌｌ４９．４标准的混合电路边界扫描测试技术与方法的研究硕士生姓名学科专业研究方向指导教师篮耍多扭越王蕉——扭墨迭查鳖控生邀睦途逝曼嗑出到数控国防科学技术大学研究生院二ｏｏ五年十一月

摘要随着电子技术的飞速发展，电子设备中大量使用大规模集成电路芯片，其结构紧凑，而且电路的管脚密集、逻辑复杂。特别是在雷达、通讯、导航、计算机等电子设备中大量的使用了混合信号的集成电路，采用传统的测试手段已无法满足电子设备测试的要求。混合边界扫描测试技术作为一种结构插入的可测试性技术，大大提高了混合信号电路板的可观性和可控性，使电子系统的测试难度大大的降低。边界扫描技术作为一种新兴的ＢＩＴ技术，在工业界内得到了广泛的应用。本文深入研究了ＩＥＥＥ“４９．４混合信号测试总线及其特点，并根据边界扫描标准定义的测试结构对混合信号电路的测试方法进行研究，设计出符合ＩＥＥＥｌｌ４９．４标准的混合信号边晁扫描测试系统。主要研究的内容以及所作的工作如下：详细分析了ＩＥＥＥｌｌ４９．４标准中针对混合信号电路测试新增的结构，即模拟边界模块及测试接口电路。基于混合信号边界扫描技术标准，提出混合信号边界扫描控制器的设计方案并实现了其硬件设计，包括边界扫描控制模块、显示驱动模块等。最后本文对混合信号电路边界扫描测试中测试方法进行研究。试验结果表明，该测试系统的设计是可行的。关键词：边界扫描测试可测试性旧－Ｅ”４９．４标准第１页

ＡＢＳＴＲＡＣＴＷｉｍｍｅｍｐｉｄｄｅｖｅｌｏｐｍｅｎｔｏｆｅｌｅｃ劬Ｉｌｉｃｔｅｃｈｎｏｌｏ阱ＶＬＳＩ（ｖｅｒｙＬａｒｇｅＳｃａｌｅＩｔｅ铲ａｔｅＣｉｒｃｌｌｉｔｓ）ｉｓｗｉｄｅｌｙａｐｐｌｉｅｄｉｎｔｈｅｅｌｅｃ嘶ｎｊｃｅｑｕｉｐｍｅｎｔｓ．ＴｈｅｓｔｎｌｃｔｕｒｅｏｆＶＬＳＩｉｓｃｏｍｐｌｅｘ，ａｎｄ也ｅｄｅｎｓｉｔｙｏｆｔＩｌｂｅｆｃｅｔｉＳｉｎｔｅｎｓｉｖｅ，ｌｏ酉ｃｉｓｃｏｍｐＩｉｃａｔｅｄ．ＥｓｐｅｃｉａｌＩｙａｌａｒｇｅｎｕｍｂｅｒｏｆｍｉｘｅｄ—ｓｉｇｎａｌｉｎｔｅ野ａｔｅｄｃｉｒｃ证ｔｓａｒｅｕｓｅｄｉｎｎｌｅｅｌｅｃ缸ｏｎｉｃｅｑｕｉｐｍｅｎｔｓ，ｓｕｃｈａｓｒａｄ甄ｃＯ舢ｎ砌ｃａｔｉｏｎ，Ⅱａｖｉｇａｌｉｏｎ，ｃｏｍｐｕｔｅｒｅｔｃ．ＴｒａｄｉｔｉｏｎａｌｔｅｓｔｍｅａｌｌｓａｒｅａｈａｄｙｕｎａｂｌｅｔｏｍｅｅｔｔｌｌｅｎｃｅｄｓＯｆｅｌｅｃ廿ｏｎｉｃｅｑｕｉｐｍｅｎｔｓ．Ｂｏｕｎｄａｒｙ·ｓｃａｎｔｅｃｈｎｏｌｏｇｙ＇ｉｍｐｒｏＶｅｓｍｉ舻ｓｉｇｌｌａｌｃ矾ｕｉｔｏｂｓｅｒｖａｂｉｌｉｔ），ａＩｌｄｃｏｎｔｒｏｌｌａｂｉｌ时ｇｒｃａｔｌｙ’ｒｅｄｕｃｅｓｄｉ伍ｃｕ】ｔｙｏｆｔｅｓｔｏｆｅｌｅｃ仃Ｄｎｉｃｓｙｓｔｅｍ．ＡｓａｋｉｎｄｏｆｎｅｗｄｅｖｅｌｏｐｉｎｇＢＩＴｔｅｃｌｌｎｏｌｏｇｙ，ＢｏｌｌＩｌｄａｒｙｓｃ柚ｔｅｃｈｎｏｌＯｇｙｉｓ丽ｄｅ】ｙｕｓｅｄｉｎｉｎｄｕｓｎｙＩｎｍｉｓｐ印ｅｒ，ＩＥＥＥ“４９．４Ｓｔｄｍｉｘｅｄ—ｓｉｇｎａｌｔｅｓｔｂｌ】ＳａｎｄｉｔｓｃｈａｒａｃｔｅｒｉｓｔｉｃａｒｅｓｔＩｌｄｉｅｄ．Ａｃｃｏｒｄｉｎｇｔｏｔｈｅｓｔｍｃｍｒｅｄｅｆｉｎｅｄｉ１１ｍｉｓｓｔａｎｄａｒｄ，ｔｅＳｔｍｅｍｏｄｓｏｆｍｉｘ酣一ｓｉｇｌｌａｌｃｉｒｃ试ｔｓａｒｅ咖ｄ砒ＴｈｅｍｉＸｅｄ—ｓｉ弘ａｌｂｏｕｎｄａｒ）ｒ—ｓｃａｎｔｅｓｔｓｙｓｔｅｍ，砌ｃｈｉｓｃｏｍｐｌｉ钲她ｄｔｏ砸ＥＥｌ１４９．４ｓｔｄ，ｉｓｄｅｓｉｇｌｌｅｄ．Ｔｈｅｍａｉｎｃｏｎ溉ｔｓａｒｅａｓｆｏｌｌｏｗｓ：Ｔｈｅｓｍｌｃｔｕｒｃｏｆｍｉｘｅｄ－ｓｉｇｎａｌｃｉｒｃｕ“ｗｈｉｃｈｎｅｗｌｙ－ｄｅｆｉｎｅｄ血ＩＥＥＥｌｌ４９．４Ｓｔｄｉｓａｎａｌｙｚｅｄｉｎｄｅ协ｉ１，ｅｓｐｅｃｉａｌｌｙａｎｏｌｏｇｂｏｕｎｄａｒｙｍｏｄｌｌｌｅａＩｌｄｔｅｓｔｂｕｓｉｎｔｅ嘞ｃｅｃｉｒｃｕｉｔｏｌＩｌ也ｅｂａｓｉｓｏｆｍｉｘｅｄ—ｓｉｇｎａｌＢｏ啪ｄａｒｙｓｃａｎｔｅｃｌｌｎｏｌｏｇｙ’ａｓｃｈｅｍｅｏｆｍｉｘｅｄ—ｓｉｇｎａｌＢｏｕｎｄａｒｙ－ｓｃａＩｌｔｅｓｔｓｙＳｔｅｍｉｓｐｒｅｓｅＩｌｔｃｄａｎｄｔｌｌｅｈａｒｄｗａｒｅｓａｒｅ帅ｌｅｍｅｎｔｅｄ，ｉｎｃｌｕｄｉｎｇｔｌｌｅｃｏｒｌ乜‘ｏｌｌｅｒａＩｌｄｄｉｓｐｌａｙｕｎｉｔ．ＦｉｎａｌｌｙｍｅｔｌｌｏｄｓｏｆｔｅｓｔｉＩｌｇｉｎｍｉｘｅｄ·ｓｉ鄹Ｉａｌｃ№ｌｌｉｔｓａｒｅｒｅｓｅ甜ｃｈｅｄ．Ｔｈｅｒｅｓｕｌｔｓｓｈｏｗ协ａｔｔｌｌｅｄｅｓｉｇｎｉｓｆｂ器ｉｂｌｅａｎｄｔｌｌｅｓｔｕｄｙｉｓ跚ｃｃｅｓＳ伽．Ｋｅｙｗｏｒｄ：ＢｏｕｎｄａｒｙｊｃａｎＤ船ｉｇｎｆｏｒ弛ｔＩＥＥＥｌｌ４９．４ｓｔｄ第１Ｉ页

独创性声明本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了交中特别加以标注和致谢的地方外，论文中不包含其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文题目：茎至！堕ｆ盟！盘堡鱼ｉ量型；逖墨塑瑾型煞矗鹾当查亟塑煎学位论文作者签名：熬虚墅日期：２０哆年『Ｊ月¨日学位论文版权使用授权书本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编八有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密学位论文在解密后适用本授权书。）学位论文题目：塞至避墼！：±叠：ｌ幽毖金鱼ｉ瞳丕趋盔ｉ型彗』量拖§莶耋鳗堡整学位论文作者签名：壅量垒日期：２００５年ｆｆ月ｆ。日作者指导教师签名：墨堕坐日期：２吗年～１月ｆ。日

第一章绪论§１．１课题的背景和意义随着武器装备向信息化方向发展，电子设备在装备中的比重越来越大。据统计，在机械化主战装备中，电子设备在装备总成本中的比例不到１０％：而在信息化主战装各中，这个比例已增加到３０，和４０％，而且还在继续提高…【２Ｊ。２０世纪８０年代以来，随着ｖＬｓＩ、ｓｏｃ、ＡｓＩｃ等新技术的出现，由于电子设备中大量使用新技术电路芯片，现代装备的电子设备的集成度高，结构紧凑，而且电路的管脚密集、逻辑复杂。特别是在雷达、通讯、导航、计算机等电子设备中大量的使用了混合信号的集成电路，而这些电子设备一旦发生故障将会导致武器装各的瘫痪，失去作战效能，则可能使部队失去战斗力，并造成灾难性的后果。电路板测试的困难主要表现在以下几个方面：首先，芯片电路的小型化已经使原来借助于针床的在线测试变得很困难，困为探针很难完全接触到这些高密度的ＰｃＢ电路板的引线，造成了测试困难。其次，表面封装和电路板组装技术的发展，使得留给针床的接触空间很小，ｓＭＴ（表面安装技术）是把器件直接粘贴在电路板上，加上采用ｓＭｒ的电路板通常是双面的，所以传统方法难以奏效：现在的多层电路板技术和电路板的组装技术更进一步限制了在线测试和人工测试操作的使用范围。再次，随着电路板采用ＡｓＩｃ芯片，ｓｏｃ芯片，和各种定制的专用芯片的不断增多，使得他们难于采用现有的测试图形库里的标准器件测试图形州【４Ｊ。为了响应电路板测试方面出现的问题，边界扫描测试技术应运而生。该技术旨在利用元件内附加在引脚的虚测试点来克服物理接触方法上的缺陷，故名边界扫描。由于边界扫描技术具有非常高的故障覆盖率，需要较短的诊断时间，并具有良好的性价比，它己日益成为可测试性设计中应用最为广泛的技术之一，并且获得ＩＥＥＥ组织的通过，形成丁ＩＥＥＥｌｌ４９，ｌ标准【”。在ＩＥＥＥｌｌ４９．４标准”ｊ出现以前，边界扫描技术只是成功的应用于数字电路的测试，对模拟信号和混合信号电路板的澳４试问题，边界扫描技术没有提出很好的解决方法。１９９９年６月ＩＥＥＥ组织批准通过了正ＥＥｌｌ４９．４－１９９９标准，混合信号电路的可测试性设计得到了一种解决方案。该标准通过在芯片内部新增的模拟测试总线以及相关的控制模块，并利用虚拟袒４试探针的概念，实现了对混台信号电路板中的模拟信号进行监测及模拟元件的参数测量。该技术为集成在ｌＣ硅基上的分离模拟元件的测量和航天电子设各中的混合信号电路的远程测试提供了一种解决思路１７】。本文充分利用混合电路边界扫描技术来开展电子设备的故障诊断方面的研究，主要有以下几点意义：ｌ，增强电子设备的故障诊断能力，提高武器装备的可靠性和可用性，提升部队的战斗力：２．提高我军武器装备电子设备的测试性设计水平，缩短装备维修周期，节部队的战斗力；２．提高我军武器装备电子设备的测试性设计水平，缩短装备维修周期，节第ｌ页

国防科学技术大学研究生院学位论文省维修费用：３．推动我军武器装备维护保障能力赶超国际先进水平，４．为以后对混合电路的测试理论的发展提供研究基础。§１．２课题相关技术国内外的发展及研究现状１．２．１边界扫描技术的发展电气测试使用的最基本仪器是在线测试仪，传统的在线测试仪测量时，使用专门的针床与已焊接好的线路板上的元器件接触，并用数百毫伏电压和１０毫安以内电流进行分立隔离测试，从而精确地测出所装电阻、电感、电容、二极管、三极管、可控硅、场效应管、集成块等通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障，并将故障是哪个元件或开短路位于哪个点准确告诉用户。针床式在线测试仪优点是测试速度快，适合于单一品种民用型家电线路板的大规模生产测试，测试程序和测试向量是与被测对象设计密切相关的，即使在设计上做了一点小改动，整个测试的准备过程也可能要推翻重来。由此可见，测试准备的工作量是很大的。但是随着线路板组装密度的提高，特别是细间距ｓＭＴ组装以及新产品开发生产周期越来越短．线路板品种越来越多，针床式在线测试仪存在一些难以克服的问题：测试用针床夹具的制作、调试周期长、价格贵；对于一些高密度ＳＭＴ线路板由于测试精度问题无法进行测试。为了简化测试，提高电路和器件内部逻辑，以及器件引脚和边缘连接的可观测性和可控性，降低测试时对物理测试设备的要求，１９８５年，Ｂｍｌ、ＢｒｉｔｉｓｈＴｅｌｅｃｏｍ、Ｅｒｉｃｓｓｏｎ、ＰｈｉｌｉＤｓ、ｓｉｅｍｅｎｓ、ｎｌｏｍｏｎ和其它一些欧洲公司成立了ＪＥ］ｒＡＧ（ＪｏｉｍＥｕｍｐｃ强ＴｅｓｔＡｃｔｉｏｎＧｒｏｕｐ），提出了边界扫描技术，即通过存在于器件输入输出管脚与内核电路之间的边界扫描单元对器件和其外围电路进行测试嘲。１９９０年，ＩＥＥＥ公布了１１４９．１—１９９０测试访问门和边晃扫描结构标准（ＴｅｓｔＡｃｃｅｓｓＰｏｒｔａＪｌｄＢｏｕｎｄａｒｙ—ｓ啪Ａ删ｔｅｃｔｕｒｃ）１５Ｊ。对于由满足该标准的器件组成的电路板，无需针床夹具就可钡９试器件问互连有无开路或短路故障，并可进行不加电的短路测试，电路板的器件漏装、错装和方向颠倒等制造故障也可诊断出来，器件本身的功能测试也无需通过专门的ＡｒＥ。这一标准由于其独特的优点，已在工业界得到广泛的支持。１９９０年，ＨＰ公司第一个推出了商业化的边界扫描模型；Ｔｅｘａｓ的ｓｃＯＰＥ系列、Ｍｏｔｏｒ０１ａ的６８０４０、ＮａｔｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ的许多产品都带有边界扫描结构；ＧＥＣ．马可尼公司的雷达和防卫系统部制作了一块带边界扫描结构的ＰＣ接口卡：ＭｉｃｒｏＣｏｍｐｏｎｅｍＴｅｃｈｎｏｌｏｇｙ公司全面支持边界扫描测试：Ｐｈｉｌｉｐｓ推出了ＰＭ３７２０边晃扫描测试机，随后边界扫描技术得到迅速广泛的推广闭。中国电子行业标准“标准可测试性总线”第一部分“标准测试存取口与边界扫描结构”是参照ＩＥＥＥｌｌ４９．１制订的，于９４年被批准，编号为ＳＪ口１０５６６—９４）。１ＥＥＥｌｌ４９．１的边界扫描机制只能满足模块级（电路板级）测试的要求，还不能直接应用于系统级的测试。在ＩＥＥＥｌｌ４９．５【９１没有出现之前，各大公司都尝试运用ＩＥＥＥｌｌ４９，ｌ进行系统级测试，即通过对Ｉ啦１１４９．１标准的适当扩展，将１１４９．１的ｎ拉端口线直接扩展为第２页

国防科学技术大学研究生院学位论文系统总线，用ＴＡＰ控制器直接控制系统中各个模块（电路板或子系统）的自测试、模块间互连测试、系统测试数据的输入输出、各个模块间测试的协调。用ＩＥＥＥｌｌ４９．１作系统总线的困难在于各模块的寻址和主控制器（计算机）生成的测试向量的并串转换。１９９５年。ＩＥＥＥ将测试和维修总线发展为ＩＥＥＥｌｌ４９．５模块测试和维修总线标准。ＩＥＥＥｌｌ４９．５ＭＴＭ总线采用了背板总线连接方式，具有良好的可扩展性，支持寻址的子模块多达２５０个，而且它具有较强的容错能力，同时定义了一些命令和内部寄存器来帮助实现普通测试和维护任务，并且可通过ＭＴＭ总线逻辑转换与数据传输实现与ＩＥＥＥｌｌ４９，ｌ及其它总线的链接。伴随系统级芯片嵌入核或虚拟部件（ＩＰ模块）概念的出现，产生了混合信号测试的概念。芯片的测试重点一直是数字输入偷出，但某些嵌入核和芯片需要模拟测试。１９９９年６月，ｍＥＥ半导体工业协会（ＳＡ）标准委员会批准了建立混合信号测试总线标准的１１４９．４嶙ｊ文件。１１４９．４测试总线能将板上所有芯片与板外的模拟激励信号源和对激励作出响应的测量仪器相连。对每一块混合信号ＩＣ而言，１１４９．４测试总线规定了芯片上的矩阵开关。这样，通过芯片的边界扫描寄存器就能够把特定的管脚与１１４９．４总线直接相连。ＩＥＥＥｌｌ４９．４向被测的系统级芯片提供了连接模拟激励与响应的路径。符合此标准的器件通过与１１４９．１兼容的数据寄存器（ｍＥＥｌｌ４９．１—１９９０规定的标准测试接入端和边界扫描结构）控制的虚拟模拟开关阵列，就能提供模拟测试能力。通过符合ＩＥＥＥｌｌ４９．４标准的混合信号器件的每～根模拟管脚均能输入模拟电流，输出电压响应。每一根模拟管脚都能仿真１１４９．１测试接入端标准的数字状态，即提供静止的高低电平，并捕获数字响应。ＩＥＥＥｌｌ４９．４标准的重点是互连（包括扩展的互连）澳４试。许多模拟信号管脚不是直接连到其它Ｉｃ管脚上，而是通过无源元件来连接的，即在模拟管脚之间连接有电阻、电容、电感，从而形成了扩展互连。为了对模拟信号管脚进行互连测试，１１４９．４标准包括一个完整的管脚边界环路。本质上，所有管脚的边界扫描寄存器都是基于管脚的测试单元。另外，ＩＥＥＥｌｌ４９．４还应用边界扫描寄存器来捕捉每一模拟信号管脚的电压比特值。采用这种方式，模拟管脚已用于简单互连芯片的短路和开路测试。随着ＩＥＥ王ｍ４９．１到ＩＥＥＥｌｌ４９．４标准的制定，军方和工业界的标准得到了统一，边界扫描技术及模块测试和维修总线成为新型航空电子设备ＢＩＴ的主要测试和测试性设计技术，并在Ｆ．２２、ＲＡＨ石６、波音７７７等大型系统中得到成功应用｛２】。自１９９９年６月ｍＥＥ组织形成了ＡＮＳＩ，ＩＥＥＥｌｌ４９．４混合信号边界扫描标准以来，模拟信号边界扫描技术得到了比较广泛研究，但成功开发出实际应用的产品相对较少，最近两年，为数不多的两家公司开发出针对数模混合集成电路的边界扫描测试产品。其一是荷兰的ＪＴＡＧ公司研发出的盯Ａｅ—１１４９．４Ｅｘｐｌｅｒｏｒ＇该混合信号边界扫描测试系统包括以下几个部分：ＰＭ３７０５边界扫描控制器、，ｒ２１５５混合信号测试板、ＪＴ２１３８指令板及ＤＭＭ．４软件，该混合信号边界扫描测试系统通过模拟信号总线对测试系统提供了模拟测试接口，能对被测系统的电阻和电容进行参数测试。另外一家是Ｎ砒ｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ公司于２００４第３贾

年研发出的Ｓ１＇Ａ４００，该产品能够对模拟器件的参数进行测试，提供了对引脚的电压进行监测，对引脚间的电阻、电容、电感进行测量。２００４年英国的兰开期特大学的ｃ．Ｊｅ彘ｒｅｙ，Ｒ．ｃｕｔａｊａｒ和ＡＲｉｃｔ城ｒｄＳｏｎ教授等在将在线检测和配置整合到汽车安全电子控制系统方面作了研究，并取得了一定的成果。该研究把ＩＥＥＥｌｌ４９．４混合信号边界扫描测试技术和综合诊断配置方法结台起来，创新性的应用于汽车电子控制系统中。ＩＥＥＥｌｌ４９．４测试结构内建到系统中，以用来对电路互连监测和信号分析。该研究通过试验表明对电路中故障诊断提供了一种高效的解决方法，革新性的提供了一种在线监测结构，可以支持对关键电路的节点进行实时钡４试ｌｌ“。国内从九十年代开始关注边界扫描技术，但只有少数几家大学和科研所对边界扫描技术进行了研究，其中有国防科技大学，西安二零六所，广州电子部五所和桂林电子工业学院。目前这些院所只是针对ＩＥＥＥｌｌ４９．１的标准研制出数字信号边界扫描测试仪的验证样机，目前国内对ｒＥＥＥｌｌ４９．４标准的模拟信号电路的边界扫描测试还只是处于理论研究阶段，国内边界扫描技术的应用还相当局限和落后，对混合信号的边赛扫描的研究以及相关应用产品的研制和开发还少有听闻。由于边界扫描机制在芯片内部提供了边界扫描单元，并允许元件间通信，因此，为可编程器件提供了一种非侵入式、高速的在线编程、调试与仿真手段，其应用普及与发展速度迅猛。近年来，已成为新一代ＦＬＡＳＨ、ＦＰＧＡ、ＣＰＬＤ和嵌入式系统的在线检测与编程的标准接口。１．２．２边界扫描技术标准边界扫描测试技术经过近二十年的研究，已经获得ＩＥＥＥ组织的通过，形成了一系列的ＩＥＥＥ“４９．ｘ的标准，其中包括：ｍＥＥｌｌ４９．１边界扫描测试端口和测试结构，ＩＥＥＥｌｌ４９．４混合信号测试总线，ＩＥＥＥｌ１４９．５模块测试及维护总线协议和ＩＥＥＥｌ１４９．６【１ｑ高级数字网络的边界扫描测试。下面按照各个标准颁布的时间顺序分另ｊｊ作一个简单的介绍。ｌＥＥＥｌｌ４９．１：在工业界，从１９８６年到１９８８年，以欧洲和北美会员为主的联合测试行动组织ＪＴＡＧ（ＪｏｉｍＴｃｓｔＡｃｔｉｏｎＧｒｏｕｐ）为解决ＶＬＳｌ、ＡＳＩＣ等新型电子器件的测试问题，率先开展了边界扫描技术（ＢｏｌｌｌｌｄａｆｙＳｃａｎ１Ｋｈｎｉｑｕｅ）的研究，提出了一系列，ＩＡＧ边界扫描标准草案。１９８８年，ＩＥＥＥ组织和Ｊ１ＡＧ达成协议，共同开发ｍＥＥｌｌ４９．１边界扫描标准，并予１９９０年形成了最终的ＡＮＳＩ，ｌＥＥＥｌｌ４９．１边界扫描标准【１３１。Ｉ髓Ｅ１１４９．１边界扫描测技术的应用包括【１４】：＞板级互连“连续性”测试＞片上测试：内部功能测试，内装自测试（ＢＩＳＴ）；＞编程ＦＰＧＡ和闪存：＞在线仿真：》全系统级测试；第４页

国防科学技术大掌研究生院学位论文＞系统诊断和重新配置：嵌入到系统中或通过电话线远程实现。边界扫描测试的基本结构是边界扫描测试总线和设计在器件内的边界扫描结构。ＪＴＡＧ为边界扫描结构定义了测试存取口ＴＡＰ、ＴＡＰ控制器、测试数据寄存器和指令寄存器４个基本的硬件单元。边界扫描测试总线主要完成测试向量输入，测试响应向量输出和测试控制功能。器件内边界扫描结构主要由ＴＡＰ测试存取口（又称Ｊ１ＡＧ口）、ＴＡＰ控制器和若干寄存器组成。对符合ＩＥＥＥｌｌ４９．１标准的芯片进行测试时，通过标准规定的ＴＡＰ口，由串行输入的方式将测试矢量加载到边界扫描单元，通过状态机的转换，经过更新和捕获．对输出管脚进行状态设定来或者对输入管脚进行状态采集，实现芯片管脚的可控性和可观测性。边界扫描测试总线包括４条测试总线和一条可选的复位总线，这五条测试总线构成的断口称测试存取口（ＴＡＰ）。四条必须的总线分别是：ＴＣＫ、１ＭＳ、ＴＤＩ和ＴＤＯ。可选择的测试复位总线（ＴＲＳＴ），是用来使测试逻辑恢复到初始状态。ＴＣＫ（Ｔｅｓｔｃｌｏｃｋ）：测试时钟输入端。ＴｃＫ信号控制各集成电路的边界扫描部分同步并独立地工作。它控制测试指令和数据进入寄存器单元或从寄存器单元输出。从ＴＤＩ输入管脚移进的数据必须在ＴｃＫ时钟脉冲的上升沿进行，向ＴＤＯ移出的数据必须在ＴｃＫ时钟脉冲的下降沿进行。从系统输入管脚装入数据则在ＴＣＫ时钟脉冲的上升沿进行。ＴＭｓ（ＴｅｓｔＭｏｄｅＳｅｌｅｃｔ）：测试模式选择输入端。，ｒＭｓ信号接受边界扫描测试控制器的测试控制信号，并由ＴＡＰ控制器解释，用以控制测试的操作。在测试时钟脉冲ＴＣＫ的上升沿，１ＭＳ信号被采样，所得逻辑信号由ＴＡＰ控制器解释，产生芯片内部需要的控制信号，控制测试的进行。ＴＤＩ（ＴｅｓｔＤａｔａＩＩｌｐｕｔ）：测试数据的输入端。ＴＤＩ在测试时钟脉冲ＴＣＫ的上升沿串行移进测试指令或测试矢量。ＴＤＯ（ＴｅｓｔＤａ协Ｏｕｔｐｕｔ）：测试数据输出端。ＴＤＯ在测试时钟脉冲ＴＣＫ的下降沿串行移出测试响应数据。测试指令和其他测试响应数据在ＴＣＫ测试时钟脉冲的下降沿串行移出ＴＥ｝Ｏ。ＴＤｏ引脚在进入移位状态后的第一个时钟脉冲ＴｃＫ的下降沿时刻使有效，而在离开移位状态之后的第一个时钟脉冲ＴＣＫ的下降沿时刻处于并保持三态。ＴＲＳＴ（ＴｅｓｔＲｅｓｅｔ）：测试复位端。ＴＲＳＴ是一个可选择的信号，它的作用是令测试系统强制复位，即与边界扫描系统当前的状态和ＴＣＫ均无关。当逻辑“０”施加于ＴＲＳＴ端时，丑心的测试逻辑异步强制进入复位方式，如果没有这个输入端，则要求ＴＭｓ输入序列中确定一个子序列作为“复位”序列。ＩＥＥＥｌｌ４９．１规定的测试数据寄存器包括了不同的寄存器，有旁路寄存器、边界扫描寄存器和器件识别寄存器。旁路寄存器：旁路寄存器是一个单数据位的移位寄存器。当其被选中时，直接连接器件的ｎ）Ｉ和ＴＤＯ，从而获得ＴＤＩ到Ⅱ）Ｏ最短的扫描路径。边界扫描寄存器：边界扫描寄存器用于存放测试数据和测试结果，它由串行移位级和并行锁存级组成。器件识别寄存器：第５页

国防科学技术大学研究生院学位论文这是一个可选择的寄存器。当一块电路板上装有多家生产商提供的符合１１４９．４标准的芯片时，该寄存器就会提供不同芯片的生产商的情况。指令寄存器由串行移位级和并行锁存级组成。其位数由所选指令决定，常用的指令包括ＩＮＴＥｓＴ、ＥｘＴＥｓＴ、ｌｕ『ＮＢＩｓＴ、ＢＹＰＡｓｓ、ＩＤＣＯＤＥ等。指令寄存器的行为由ＴＡＰ控制器的状态决定，其中指令则选择旁路寄存器或边界扫描寄存器中的一种寄存器连接到ＴＤＩ与ＴＤＯ之间。Ｉ髓Ｅ１１４９．１边界扫描测试技术不仅能测试集成电路输入、输出引脚的状态，而且能测试芯片内部工作情况以及直至引线级的短路和断路故障。该技术提供了快速的样品测试，缩短了产品的设计和开发周期：基于边界扫描标准的测试机制和信息在产品全寿命周期的不同阶段（如设计阶段、生产阶段和维修测试阶段）可以共享，因此，利用边界扫描测试技术可以显著地降低产品的全寿命周期费用。髓Ｅ１１４９１标准的通用性很好，许多公司都提供支持边界扫描机制的芯片，使用这些芯片组成一个数字系统，可以方便有效地借助边界扫描技术进行系统的可测性分析。ＩＥＥＥｌｌ４９．５：ＩＥＥＥｌ１４９．５（ＩＥＥＥＳｔａｎｄａｒｄｆｏｒｍｏｄｍｅＴｃｓｔａ１１ｄＭａｉｍｅｎａｎｃｅＢｕｓＰｒｏｔｅｌ），简称ｈ假Ｍ－ＢＵＳ。该标准最初起源于１９８６年美国国防部的ＶＨＳＩＣ（ｖｅｆｙＨｉ曲ＳｐｅｅｄＩｎｔｅｇｒａｔｅｄＣｉｒｃ试ｔｓ）计划中发展测试和维护结构的需求，当时的测试和维护结构主要应用于航空电子设备的维护。１９９０年ＩＥＥＥ组织专门成立了Ｐ１１４９．５工作组，来对该结构和协议进行修改、补充，使之成为电路板模块测试和维护的标准化结构。１９９５年８月该工作组起草的草案获得ＩＥＥＥ组织的投票通过，最终形成了ＩＥＥＥｌ１４９．５标准【１７１。ＩＥＥＥｌｌ４９．５标准定义了串行的，用于子系统的底板的测试和维护总线。协议分为三层：物理层、链接层和消息层。协议中规定的标准接口协议和命令不仅为模块而且还为模块上的外接设备提供了基本的测试和维护的功能。该标准还支持单模块的故障隔离，也支持模块问的底板互连测试。连接在该总线上的所有模块采用主从结构（ｍ踮ｔｅｒ，Ｓｌａｖｅ）的通讯协议。该总线有且只能有一个ＭｒＭ总线主控模块（简称Ｍ一模块）。最多可以有２５０个可以被独立寻址的Ｍ刑总线从属模块（简称ｓ一模块）。ＩＥＥＥｌｌ４９．５ＭｒＭ总线可以支持如下测试功能：≯模块测试：生产过程中对模块的测试，提供对模块上单个元件的故障隔离；＞子系统测试：模块仍然包含在于系统中时村模块的离线测试。子系统中模块间的互连测试。≯子系统诊断：在子系统内进行在线诊断，支持、记录被检测出的故障、初始化自测试、重新配置子系统资源以及其它的诊断功能。＞软件／硬件开发：通过使用低层的可观察性，可控制性技术（如边界扫描技术等）存取模块或子系统的状态。使用这些技术可以减少硬件／软件开发费用。加快产品上市时间。ＩＥＥＥ１１４９．５总线的多站点结构和寻址能力允许Ｍ模块一次可以寻址一个Ｓ模块、多第６页

国防科学技术大学研究生院学位论文个ｓ模块（多点传播方式）和所有的ｓ一模块（广播方式），并与之通讯。ＭＴＭ总线是具有多站点拓扑结构的串行背板总线，由四根必需的和一根可选的信号线组成，采用主从通讯方式。这四条必须的总线是模块数据信号线、从模块数据信号线、主模块控制信号线和时钟信号线。可选的信号线是暂停请求信号线。模块数据信号线：是一根当前主模块到所有相连从模块单向信号线，用来由主模块向从模块发送地址、命令及数据。从模块数据信号线：是一根由各个相连的从模块到当前主模块的单向信号线，用来由从模块向主模块发送数据。主模块控制信号线：是一根由当前主模块到所有相连从模块的单向信号线，用来由主模块向从模块发送控制信号。时钟信号线：是由总线时钟信号源到主模块和相连从模块的时钟信号线。总线操作采用双沿操作，即上升沿发送数据。下降沿接收数据。协议没有具体规定工作的时钟频率，但给出了时钟选择所要满足的约束条件。暂停请求信号线：是一根由相连的从模块到当前主模块的单向信号线。该信号线是ＭＴＭ总线协议中建议采用的，不是必须的，它可以使被访问的从模块在消息传送过程中要求主模块插入暂停周期，以便延长消息包的传送周期。ＭＴＭ总线上的信息是以包的形式来组织和传送的。每个包的长度是１７位，其中低位的～位是奇偶位，高位的１６位是字。包的类型分为５种：标题包、应答包、计数包、数据包以及空包。ＩＥＥＥｌｌ４９．５最大的优点是从属模块可以中断主控模块。这使用户可以在自己的系统中实现一定的容错。如果某模块失效．它可以向主控模块报告，系统控制器就能采取适当的措施。ＭＴＭ—Ｂｕｓ现在已经被美国空军“宝石柱”和“宝石台”计划的航空电子系统体系结构所采用。为了进一步提高航空电子系统的可靠性而采用了双余度Ｍ．ＩＭ－Ｂｕｓ总线结构，现在已被用于美国空军下一代歼击机Ｆ－２２和武装直升机ＲＡＨ一６６的测试维护中【１８】。ＩＥＥＥｌｌ４９．４：对于混合信号元件上的模拟信号引脚怎样进行测试，这个问题没有被ＩＥＥＥｌｌ４９．１边界扫描标准所解决。１９９９年６月也ＥＥｌｌ４９．４标准获得了ＩＥＥＥ组织的通过，针对模拟信号和混合信号的可测试结构的方法才得以提出。ＩＥＥＥｌｌ４９．４标准为混合信号器件定义了测试结构和以及相关的通信协议。混合信号边界扫描测试技术可以完成的测试功能如下：》内部连接测试：测试在ＰＣＡ（ｐｒｉｎｌｅｄｃｉｆｃ曲ａｓｓｅｍｂｌｙ）内部连接短路和开路故障：》参数测试：主要是元件的模拟特性的测试．以及测试ＰｃＡ中离散元件的参数（如电阻的阻抗和电容的容抗）；＞外部电路互连测试：类似于１１４９．１数字电路的互连测试。诊断电路网络的开路和短路故障。ＩＥＥＥｌｌ４９．４是建立在１１４９．１基础之上的，也可以说它是１１４９．１的～个子集，ＩＥＥＥｌｌ４９．４第７页

国肪科学技术大学研究生院学位论文规定的测试结构包含了ＩＥＥＥｌｌ４９．１中针对数字信号的测试结构，即测试存取口（ＴＡＰ）和数字边界模块（ＤＢＭ），同时，ＩＥＥＥｌｌ４９．４为了对模拟电路进行测试，而增添了一些模拟测试结构，即模拟测试存取口（脚）、测试总线接口电路（ＴＢ；ＩＣ）、两根内部模拟测试总线（ＡＢｌ、ＡＢ２）、和模拟边界模块（ＡＢＭ）。模拟测试存取口（觚ＡＰ）是由两根引脚Ａ＝ｒｌ和Ａ驼构成，模拟激励信号（直流或交流的）通过模拟测试存取口的测试输入接口ＡＴｌ输入到元件中，模拟测试的响应则通过另一个输出接口拦ｒ２被观测。测试总线接口电路（ＴＢＩｃ）是由十个概念开关组和两个数字转换器组成。通过这些开关组的控割，闰限产生的模拟测试激励从Ａ＝ｒｌ可以传送到任伺带有ＡＢＭ的引脚或传送到内部核心电路上。同样，从功能引脚传回的测试响应或核心电路的响应能通过Ａ＝ｒ２被输出。模拟边界模块（ＡＢＭ）是混合信号测试结构的核心部分，它由六个概念开关组成，在数字控制寄存器的控制下控制数字或模拟信号从模拟功能引脚流入和流出。同时每个模拟引脚的ＡＢＭ都能仿真ＩＥＥＥｌｌ４９．１标准的数字状态，提供静止的高低电平，即逻辑Ｏ、１信号，来完成ＩＥＥＥｌｌ４９．１标准中对数字电路的简单互连测试，即开路和断路等故障的检测。ＩＥＥＥｌｌ４９．４标准的重点是扩展互连测试，即对电路中无源元件的模拟特性的测试。由ＴＢＩｃ和ＡＢＭ的可控制概念开关组以及两根内部测试总线ＡＢｌ、ＡＢ２共同构成了虚拟探针，ＡＴＥ产生的模拟测试激励（直流或交流）通过ＡＴｌ、ＴＢＩＣ的虚拟开关、ＡＢｌ和ＡＢＭ的虚拟开关所构成的一条虚拟探针通路加载到被测元件上，测试响应贝ｕ通过由ＡＢＭ的虚拟开关、ＡＢ２和ＴＢＩＣ的虚拟开关所构成的另一条虚拟探针通路，从ＡＴ２输出到外部测试设备上，就能完成对电阻（直流）和电容电感（交流）的参数测试。同样的，该标准还可以利用虚拟探针的概念来对实现对电路板上的节点进行模拟信号（如电压）的检测。ＩＥＥＥｌｌ４９．６：为了提高电路板上和系统中的差分互连与交流耦合的测试能力，由安捷伦（Ａｇｉｌｅｎｔ）公司和Ｃｉｓｃｏ公司组成了一个“特别工业工作组”开始起草用于高速数字网络的边界扫摇标准。２００３年３月ｌＥＥＥ计算机协会和测试技术标准委员会通过并公布了该标准，即ＩＥＥＥｓｔｄ１１４９．６－２００３。ＩＥＥＥｓｔｄｌｌ４９．６—２００３标准是设计支持具有鲁棒性的边界扫描测试芯片，所测试的信号通路中允许使用差分信号交流耦合技术。高级数字网络边界扫描测试技术所要达到的目标【１９】：＞对由符合该标准的芯片所组成的电路板和系统中的差分电路和ＡＣ耦合电路进行快速的准确的故障诊断，并具有高的故障覆盖率；≯能够快速的检测和诊断系统中和电路板上的互连缺陷；＞提供检测制造工艺缺陷的测试支持。该标准在引脚上添加了一个概念测试接受器，还增加了两条钡４试指令：ＥｘＴＥｓ■ＰｕＬｓＥ和ＴＥｓＴ．ＴＲＡＩＮ。概念测试接受器的作用是支持Ａｃ和Ｄｃ测试指令，测试接受器有两种操作模式，即边缘检测模式和水平检测模式，边缘检测模式是用来测试元件中ＡＣ耦合的传输线路，水平检测模式是用来测试ＤＣ耦合的传输线路。第８页

国防科学技术大学研究生院学位论文ＩＥＥＥｌｌ４９．６标准为了支持新增加的测试功能，在边界扫描描述语言方面作了三方面的扩展。最大的一个扩展就是描述１ＥＥＥｌｌ４９．６标准怎样在相应的引脚上安置可观测单元，进而从一对差分引脚中的负引脚上捕获数据。边爨扫描描述语言的第＝个扩展是对新增指令ＥｘＴＥｓＴＰｕＬＳＥ和ＥＸＴＥＳＴＴＲＡＩＮ的描述，这两条指令都需要ＴＡＰ控制器在进入ｍｍ．ｔｅ州ｉｄｌｅ状态时保持一段时间，这些在边界扫描描述语言的扩展部分作了特殊的说明。边界扫描描述语言第三个扩展部分是相关的ＡＣ引脚作了说明，例如，扩展部分描述了怎样分辨引脚的交流功能和直流功能；怎样分辨交流值流控制单元：以及在接受器端过滤所需要的时间。ＩＥＥＥＳｔｄｌｌ４９．６标准是设计支持具有鲁棒性的边界扫描测试芯片，所测试的信号通路中允许使用差分信号交流耦合技术。该标准扩展了ＩＥＥＥｌｌ４９．１标准在ＡＣ耦含和差分网络方面的边界扫描测试的能力，这些网络在最新的Ｇ兆串行传输技术中有特殊的意义。１．２．３边界扫描测试仪的发展及趋势九十年代初Ｐｈｊｌｉｐｓ公司开发了ＰＦ８６６０边界扫描模块，将其第四代逻辑分析仪ＰＭ３５８０升级为世界上第一个支持边界扫描测试的数字逻辑分析仪。此后，Ｐｈｉｌｉｐｓ公司又推出了ＰＭ３７０５和ＰＭ３７２０边界扫描仪。ＰＭ３７２０是一个具备完整功能、可通过通讯接口由测试控制设备进行控制的边界扫描测试仪。该控制器支持大容量的板上测试模式存储器，通过在线数据压缩、解压使得测试可以保持高达１２．５ＭＨｚ（测试时钟）的速度而无需重新加载测试模式。因此ＰＭ３７２０能驱动长扫描链或ＡＳＩＣ验证所需的大规模测试向量集。由于采用了独特的后台一前台存储器体系结构，并在加载测试数据时压缩、执行测试时解压，ＰＭ３７２０具有优异的测试矢量输出能力。它既可以同主控微机或工作站一起构成边界扫描测试系统，又可以同其它测试设备一起集成为综合测试系统。此外，ＡｓｓＥＴ、Ｂｒｏｍｅｒ、Ｇｏｐｅｌ、ｓｃＭｍｂｅ疆ｅｒ等公司也开发了一系列的边界扫描测试仪产品。下表为国内外典型边界扫描测试仪性能比较口Ｉ。表ｌ－ｌ国内外典型边界扫描测试仪性能比较表名称／开发商ＰＭ３７２０，ＰｈｉｌｉｐｓＰＣ．１１４９１，ＰｈｉｌｉｐｓＮＥＴ－１１４９．１，ＣＯｒｅｌｉｓ１９９６１９９４１２．５ＭＨｚ１９９３１２．５～Ⅱ王ｚ定型时间测试速度测试端口数结构形式测试功能５（并行测试）独立仪器完整性测试互联故障检测６（顺序测试）ｌＳＡ插卡完整性测试互联故障检测３５ＭＨｚ４（顺序测试）网络插卡完整性测试互联截障精确诊断功能故障隔离自动测试生成、分析第９页

国防科学技术大学研究生院学位论文ＰＣＩ—１１４９．１／ＣｏｒｅＩｉｓ１９９６２５ＭＨｚ４（顺序测试）ＰＣＩ插卡完整性测试互联故障精确诊断功能故障隔离自动测试生成、分析ＰＣＭＣＩＡ．１１４９．１，Ｃｏｒｅｌｉｓ１９９６２５ＭＨｚ２（顺序测试）ＰＣＭＣＩＡ卡完整性测试互联故障精确诊断功能故障隔离自动测试生成、分析ＣＶＸＩ．１１４１９９６３５ＭＨｚ８（顺序测试）ｖＸＩ模块完整性测试互联故障精确诊断功能故障隔离自动测试生成、分析９．１ＩＭ／ＰｈｉｌｉＤｓＪＴ３７１ｏ，ＣｏｒｅＩｊｓ１９９８２５～Ⅱ｛ｚ４（顾序测试）独立仪器带Ｖｘｌ和完整性测试互联故障诊断功能故障隔离自动测试生成、分析ｕｓＢ接口ＳＣＡＮＴＵＲＹ２０５０，ＧＯＥＰＥＬ２０００３０ＭＨｚ４（独立测试）独立仪器带Ｐｃｌ接口完整性测试互联故障诊断功能故障隔离自动测试生成、分析纵观边界扫描测试仪技术近十多年来的发展，其技术呈现如下趋势【２１。（１）边界扫描测试仪的测试和故障诊断功能越来越强早期边界扫描测试仪的主要功能是依据被测设备的边界扫描描述文件生成相应的测试代码，对被测设备的边界扫描机制进行校验，并对被测设备的静态故障（主要是导通故障）进行测试。随着测试技术和测试需求的发展，对边界扫描测试仪提出了更高的要求，如对被测对象的故障进行准确定位、对非边界扫描电路进行功能测试等。（２）以计算机为软硬件平台构成边界扫描测试仪第一代边界扫描测试仪主要是以逻辑分析仪为依托，随着计算机技术的发展，以计算机为平台构成的边界扫描测试仪可以最大程度的利用计算机硬软件资源，极大程度的拓展和提高边界扫描测试仪的功能和性能指标。（３）边界扫描测试仪的系统集成性和可扩展性越来越好随着测试需求的发展，边界扫描测试仪越来越成为多种综合测试系统的必要组成部分，如ＨＰ８２００大规模集成电路铡试系统、ＨＰ３０７０综合测试系统和Ｂｒｏｔ｝ｌｅｒ公司的ｓｃａｎＭａＳｔｅｒ电路测试系统等，都集成了边界扫描测试仪部分，这就要求边界扫描测试仪的可扩第１０页

展性较好。§１．３研究内容及论文安排本文论述主要基于边界扫描技术研究，在前人对数字信号边界扫描ＩＥＥＥｌｌ４９．１研究的基础上，深入研究了ＩＥＥＥｌｌ４９．４混合信号测试总线及其特点，并根据边界扫描标准定义的测试结构对混合信号电路的测试方法进行研究，设计出符合ＩＥＥＥｌｌ４９．４标准的混合信号边界扫描测试系统。主要研究的内容以及所作的工作如下：ｌ研究边界扫描技术相关的一系列标准，详细了解ＩＥＥＥｌｌ４９．４标准中针对混合信号电路测试新增的结构，即模拟边界模块及测试接口电路。２基于两个边界扫描技术标准，提出混合信号边界扫描测试系统的硬件设计。包括边界扫描控制器的硬件设计和被测电路的设计。３测试系统的软件设计，包括主控计算机的软件部分和下位机的软件部分。４试验验证及结果分析。论文的结构安排：第一章绪论。首先阐述课题研究的意义，然后介绍边界扫描技术的发展历史，简单介绍边界扫描技术相关的一系列标准，综述边界扫描技术的国内外研究现状，说明本文的主要研究内容及论文的安排。第二章边界扫描技术基础。主要介绍了混合信号边界扫描技术的基本原理，重点叙述了混合信号边界扫描新增的结构及其特点。其中ＡＢＭ模块和ＴＢＩｃ模块是混合信号边界扫描测试的基础，本文对其作了详细的阐述。第三章边界扫描控制器的总体设计。主要介绍了边界扫描控制器的功能需求分析和性能需求分析，然后介绍了边界扫描控制器的功能和性能指标。在作了需求分析的基础上，提出系统的总体体系结构，最后提出了系统的可靠性要求。第四章边界扫描控制器的硬件设计。首先介绍了硬件的系统结构，主要介绍了边界扫描控制器的主控制模块、边界扫描模块的显示模块以及机模拟激励和模拟响应模块的设计，最后介绍了边界扫描控制器与主控计算机的ｕＳＢ通信接口的设计。第五章边界扫描控制器软件的设计。其中包括边界扫描控制器模块，模拟信号采集模块，ｕｓＢ通信模块以及文件管理模块的设计，最后举例介绍了整个测试系统的工作流程。第六章测试结果与分析。分析了数字信号电路测试的测试对象，测试内容及结果分析，然后给出了混含信号测试电路设计以及测试的两个方案，即直流测试方案和交流测试方案。第七章总结与展望。对全文的总结，以及对以后工作的展望。第ｌｌ页

国防科学技术大学研究生院学位论文第二章边界扫描技术基础边界扫描技术是为解决ｖＬＳｌ等新型电子器件的测试问题，提出的一种先进的测试方法和测试性设计技术。它能够克服测试复杂数字电路板的技术障碍，通过设计在器件内的边界扫描结构实现电路的控制和观测，从而进行器件级、电路板级和系统级等不同层次的测试ｆ３９】。边界扫描测试技术是测试思想和可测试性设计的一次飞跃，它提供了一种完整的、标准化的数字电路可测试性设计方法，能够有效得解决采用传统测试方法所带来的问题。本章介绍了边界扫描技术中的数字边界扫描标准和混合信号边界扫描标准有关的测试结构和特点，为研究混合信号边界扫描测试方法以及开发混合信号边界扫描测试系统打下基础。§２．１混合信号边界扫描技术的基本原理ＩＥＥＥｌ１４９．１标准是解决数字信号的测试问题，但是只有少数电路板是只含有数字电路部分的。与数字集成电路一样，模拟数集成电路也面临着小型化的压力，实际上，由许多模拟器件，如分立的电容和电阻已经被设计到集成电路的感光地板上了，在这样的情况下，物理接触检测和视觉检测已经变得不再现实，ＩＥＥＥｌｌ４９．４标准正是提出了一些测试结构为模拟信号测试提供虚拟的测试接入。随着电子工业的不断发展，纯数字电路的电子系统越来越少，在许多的复杂的大型电子系统中不仅有数字电子电路，而且还包含模拟电子电路，以及混合信号电子电路。ＩＥＥＥｌｌ４９．１标准只是针对数字电路的边界扫描测试，对于模拟信号和混合信号电路的边界扫描测试还没有提出解决的办法，为了能把边界扫描技术应用到混合信号电路中去，ＩＥＥＥ组织在匝ＥＥｌｌ４９．１标准的基础上，制定了ＩＥＥＥ¨４９．４混合信号边界扫描测试总线。主要完成以下几个方面的功能测试：互连测试，即测试集成电路板上的开路和短路故障；参数测试，即模拟特性的测试，以及对集成电路板上的分离元件的参数进行测试；内部测试，即测试混合信号元件的内部电路。ＩＥＥＥ“４９．４边界扫描标准致力于模拟电路的可测试性测试设计的规范化，是数字电路边界扫描ＩＥＥＥｌｌ４９．１的扩展，其基本思想与ＩＥＥＥｌｌ４９．１一样，在电路中模拟信号的输入输出引脚与核心电路之间加入边界扫描单元，即ＡＢＭ（模拟边界模块），模拟边界模块代替数字边界模块起作用，即在电路中形成一系列虚触点，同时，在电路中加入了两根模拟测试总线，通过测试总线接口电路（妊；ＩＣ）与模拟测试接入端口（ＡｒＡＰ）相连，脚由第１２页两个端口ＡＴｌ和Ａ砣、一个测试总线接口线路ＴＢＩＣ和一个内部测试总线（ＡＢＩ和ＡＢ２组成），通过新增结构形成了虚拟探针，通过它可允许模拟测试激励信号经由模拟测试端口

国防科学技术大学研究生院学位论文脚加载到测试电路，从而增加了电路的可测性和可观性。２．１．１ｌＥＥＥｌｌ４９．４～混合信号边界扫描测试总线的体系结构ＩＥＥＥｌ１４９．４标准中提出的寄存器结构体系如图２，ｌ所示，它除了边界扫描寄存器的结构改变了以外，其他的结构（包括数据寄存器组、指令寄存器以及端口）都与ＩＥＥＥｌｌ４９．１标准一样。从图２．１中可以看出，边界扫描寄存器中加入了两个扩展结构，测试总线接口电路ＴＢＩｃ和模拟边界扫描模块ＡＢＭ。当进行模拟电路测试的时候，由ｎ蟠控制器发出控制信号，控制ＴＢＩＣ，ＴＢＩＣ接收正确的控制信号后，控制内部测试总线（ＡＢｌ，２），对ＡＢＭ进行配置，从而达到模拟测试的目的。另外，通过ＴＢＩＣ和ＡＢＭ，ＩＥＥＥ１１４９．１标准还可以对模拟电路中一些分立元件的参数进行测量，包括电阻、放大倍数Ｂ等等。例如，如果要测量某一电网的等效电阻，只要从ＡＴｌ、ＡＴ２在电两的两端放上某一电压，再从ＡＴ２端口测量到其相应电流，即可得到其等效电阻。关于参数测量的细节，我们将在后面的章节中介绍。配合模拟电路的测试需要，ｍＥＥ１１４９．４测试标准新增加了一个ＰＲＯＢＥ公开指令。ＰＲＯＢＥ指令是指对所选的模拟虚触点进行监控，对于数字电路，选取它与采样指令ｓＡＭＰＬＥ相似。ＰＲｏＢＥ指令的作用主要体现在模拟电路测试中。当ＰＲＯＢＥ指令被选取时，模拟测试单元被设置成与核心电路相连，它可以从ＡＴｌ端向电路提供激励信号，也可以在模拟边界模块数字边界模块数模字拟引引脚脚内㈠边描部总婚界路、模拟测试ｊ接入端口（ＡＴＡＰ）测试接入端口图２．１混合信号测试总线结构图第１３页

目防科学技术大学研究生院学位论文ＡＴ２端口对电路的响应进行监控。ＩＥＥＥｌｌ４９．４是建立在１１４９．１基础之上的，也可以说它是１１４９．１的一个子集，ＩＥＥＥｌｌ４９．４规定的测试结构包含了ＩＥＥＥｌ１４９．１中针对数字信号的测试结构，即测试存取口（ＴＡＰ）和数字边界模块（ＤＢＭ）。同时，ＩＥＥＥｌｌ４９．４为了对模拟电路进行测试而增添了一些模拟测试结构，即模拟测试存取口（ＡＴＡＰ）、测试总线接口电路（ＴＢＩＣ）、两根内部模拟测试总线（ＡＢｌ、ＡＢ２）、和模拟边界模块（ＡＢＭ）。结构如图２．１。２．１．２ＡＢＭ模块及其实现电路ＡＢＭ单元是实现模拟电路测试的重要组成部分，主要包括逻辑部分和一个模拟开关矩阵。ＡＢＭ单元逻辑主要由移位寄存器、更新寄存器和控制逻辑３个部分组成。其中，移位寄存器和更新寄存器用来操作数字信号的输入愉出：控制逻辑则用控制模拟引脚的开关矩阵。ＡＢＭ的任务就是将内部测试总线ＡＢｌ上的激励信号接通到与之相连的功能端口上去，以便对其进行测试，然后又将测试响应送到ＡＢ２点，因此它也是一个开关控制电路，如图２．２所示。其中，ｖＧ是参考品质电压，ｖＴＨ是阈值电压，ＶＨ和ＶＬ与ＴＢＩＣ中一样，通过对图中六个开关的控制，就可以使这个模拟功能端口与所需要的电压或者总线相连。模拟电路与数字电路的测试有一个很大的不同点，模拟电路中广泛分布这许多不属于任何模拟集成电路芯片或数字集成电路芯片的分立元件，如电阻、电容、电感等等，这些元件对电路的影响很大，有的时候，设计者或者测试者还必须特别关注其阻抗的大小，所以，ＡＢＭ还起到一个测试虚触点的作用，所以，在对这些分立元件分布时，也要考虑到ＡＢＭ的分布方式，制造商在给出产品的同时，也要给出产品中分立元件的分布文件。与ＴＢＩｃ一样，ＡＢＭ的电路实现也是对一组开关进行配置的电路，其逻辑框图如图２．３所示，其中控制寄存器是边界扫描寄存器的一部分：ＡＢＭ中的模式与开关状态的关系如下表所示。表２．１ＡＢＭ的模式与开关状态的关系模式ＳＤＰ０Ｐ１Ｐ２Ｐ３Ｐ４Ｐ５Ｐ６ＯＯ０００ＯＯＳＨＯ０Ｏ００００开关状态ＳＬＯ０Ｏ００００ＳＧ００Ｏ０ｌ１１ＳＢｌＯ０１ｌ０ＯｌＳＢ２Ｏ１０ｌ０１０引脚状态完全隔离状态由ＡＢ２监测与ＡＢｌ连接与ＡＢｌ连接，由ＡＢ２监测与ｖＧ连接与ｖＧ连接，由ＡＢ２监测与ＡＢｌ、ｖＧ连接第１４页

Ｐ７Ｐ８Ｐ９Ｐ１０００ＯＯＯ０Ｏ０Ｏ１ｌｌ１００ＯＯＯｌ１ｌ１００Ｏ００ｔ１１１０ＯＯ０ＯＯ０Ｏｌ０００００ＯＯ０Ｏ００Ｏｌ００１ｌ００１ｌＯＯｌｌ１０ｌＯｌ０ｌ０１０ｌＯｌ与ＡＢｌ、ＶＧ连接，由ＡＢ２监测与ｖＬ连接与ｖＬ连接，由ＡＢ２监测与ＡＢｌ、ｖＬ连接与ＡＢｌ、ＶＬ连接，由ＡＢ２监测Ｐ１１Ｐ１２Ｐ１３Ｐ１４Ｐ１５Ｐ１６Ｐ１７Ｐ１８Ｐ１９与Ⅶ连接与ｖＬ连接，由ＡＢ２监测与ＡＢｌ、ｖＨ连接与ＡＢｌ、Ⅵ｛连接，由ＡＢ２监测与核心逻辑连接．与测试电路隔离与核心逻辑连接，由ＡＢ２监测与核心逻辑、ＡＢｌ连接与核心逻辑、ＡＢｌ连接。由ＡＢ２监测其中：ＰＯ：所有输入输出引脚与核心逻辑和测试电路隔离的状态Ｐ１．Ｐ５：模拟测试中的主要测试状态，功能引脚与核心逻辑隔离，但芯片上的被测引脚与内部测试总线相连，这些模式主要应用于扩展互连测试。Ｐ６．Ｐ７：应用于测量参考电压的参数。Ｐ０、Ｐ８、Ｐ１２：在简单互连测试中接逻辑值或与核心逻辑隔离。Ｐ９．Ｐｌｌ、Ｐ１３．Ｐ１５；在模拟测试中测量ＶＨ和ＶＬ的参数。Ｐ１６：正常的工作模式，功能引脚只与核心逻辑相连。Ｐ１７一Ｐ１９：在ＰＲｏＢＥ和ＩＮＴＥＳＴ指令中的测试条件。指令与开关模式对应的关系如下表所示：表２．２指令与开关模式的对应关系ＣｏＤＥ指令ＥＸＴＥＳＴＣＬＡⅣ口ＰＲＯＢＥＩ卜１１＿ＥＳＴＰ１６Ｐ１７Ｐ１８Ｐ１９ＣＯＤＥ指令ＥＸＴＥＳＴＣＬＡⅣ中ＰＲｏＢＥｎｑＴＥＳＴＣｆＤｆＥ、ｆＢｌＣｆＤ｜Ｂ、ｆ＆００００ＯＯＤｌ００１０００１１０１０００ｌＯｌ０１１０ＯｎｌＰｏＰ１Ｐ２Ｐ３Ｐ４Ｐ５Ｐ６Ｐ７１０Ｄ０１００１１０ｌＯ１０１１ｌｌＯＯ１ＩＯｌ１ｌｌＯ１１１１Ｐ８Ｐ９ＰＩＯＰｌｌＰ１２Ｐ１３Ｐ１４Ｐ１５第１５页

各种指令与模式的关系如表所示，表２．３指令与模式的关系指令ＥＸＴＥＳＴ＇ＣＬＡＭＰ’ＲＵＮＢＩＳＴＰＲＯＢＥ．ＩＮＴＥＳＴＨＩＧＨＺＭＯＤＥｌ１ＯｌＭｏＤＥ２ｌ１０由上面两表所给出的指令与各开关的关系，可以得出ＡＢＭ的控制逻辑的逻辑方程为：ＳＤ＝Ｍ、ＳＨ＝ＣＤＭｌＭ２ＳＬ＝ＣＤＭｌＭ２ＳＧ＝ＣＤＭ似ｌ－躅＝墨鸩ＳＢ２＝Ｂ２ＭｔＶＴＨＶＧ模拟功能引脚ＡＢｌＡＢ２ＡＴｌＡ１２图２．２ＡＢＭ的开关结构图ＡＢｌⅥ是一种模拟电路边界扫描单元，它也具有由数字电路构成的移位寄存器、更新寄存器和控制逻辑。移位寄存器和更新寄存器的作用与ＩＥＥＥｌｌ４９．１标准规定的相同，用来进行数字信号的输入输出。控制逻辑的作用是控制模拟功能管脚上的概念开关，其开关结构如图２．２所示。图２．２中的概念开关ｓＢｌ（ｓ、ｖｉｔｃｈｔｏＢｕｓ）和ｓＢ２使得模拟测试总线可以被用作虚拟探针。这样，ＡＴｌ或Ａｒ２就可与任一器件的任一管脚相连，而不需要物理探针的帮助。ＶＴＨ是阈值电平，用来将模拟功能管脚上的电平数字化，从而使模拟简单互连测试中的桥第１６页

国防科学技术大学研究生院学位论文接、短路或断路等故障更容易测试。ＳＨ（ｓ砸ｔｃｈｔｏＶ目、ＳＬ（Ｓ诹ｔｃｈｔｏＶＬ）可提供ＶＨ、ＶＬ两种电平。这两种电平被当作两种逻辑电平，以便将模拟简单互联测试简化为数字互联测试，并应用同样的测试方法。ｓＧ可使模拟功能管脚连接到理想参考电平上。ｓＤ（ｓｗｉｔｃｈｔｏＤｉｓｃｏｎｎｅｃｔ）起隔离核心功能电路的作用，可使模拟功能管脚在进行扩展互连测试时与内部逻辑电路隔离。ＡＢＭ的控制结构主要包括移位寄存器、更新寄存器、控制逻辑以及～些控制信号。Ａ１『ＡＰ、１ＢＩＣ、ＡＢＭ和内部模拟数据总线构成了数模混合边界扫描器件的模拟边界扫描结构，为模拟边界扫描测试提供了硬件基础。田轴乳ｓＧ∞ｌ啦（可选）图２．３ＡＢＭ的控制逻辑结构图各模拟功能管脚通过ＡＢＭ的概念开关矩阵与内部模拟测试总线相连，如图２｜２所示。内部模拟测试总线上的模拟信号在测试总线接口电路ｒｒｅｓｔＢｕｓＩｍ牝ｎｃｅｃｉｒｃｕｉｔ，ＴＢＩｃ）的概念开关矩阵控制下，与模拟测试访问口Ａｎ心（包括ＡＴｌ、ＡＴ２、ＡＴｌＮ和Ａ１ｒ２Ｎ）相连。而模拟测试端口则是与外界模拟信号源、模拟测试响应处理器相连的测试管脚。这就构成了两条（对非差分模拟管脚）或四条（对差分模拟管脚）虚拟探针形式的模拟信号通路。外界模拟测试激励可通过一或两条模拟信号通路旌加到某一或二个模拟功能管脚上，模拟功能引脚上的模拟测试响应也可通过另一条模拟测试通路输出到外界油模拟测试响应处理器处理。第１７页

２．１．３测试总线和测试总线接口电路ＴＢＩＣ单元是另一个实现模拟电路测试的重要组成部分。它含有一个如图２．４所示的模拟开关矩阵，其中包括１０个开关。图２．４中，开关矩阵左半部分用来实现互连测试功能（ｖＨ、ＶＬ和ＶＴ与ＡＢＭ单元中所定义的相同）；右半部分则用来实现ＡＴＡＰ与内部总线的连接（Ｖｃｌ锄ｐ是一个固定直流电平，当内部测试总线未使用时，可减少可能的噪声、串扰或反馈），以形成两条虚拟探针形式的模拟信号通道。在模拟测试进行时，模拟测试激励由ＡＴｌ脚输入，经ＡＢｌ送到指定的模拟输出引脚，而此引脚上的测试响应则通过ＡＢ２至Ａ佗引脚输出。此外，ＴＢＩＣ的逻辑部分与ＡＢＭ单元相似，也由移位寄存器、更新寄存器和控制逻辑３部分组成，上面描述的测试操作由它来控制实现。ＩＥＥＥｌｌ４９．４测试标准的主要特征就是为模拟钡４试信号提供一个应用和监控的通道，即模拟测试访问通道ＡＴＡＰ，为此，它在ＩＥＥＥｌｌ４９．１的基础之上新加了测试总线接口电路ＴＢＩｃ、两个测试总线及模拟边界扫描模块ＡＢＭ。ＩＡＢｌＡＢ２ＡＴｌＡＴ２图２．４ＴＢＩＣ的开关结构图从图２．４可以看出，ＩＥＥＥｌｌ４９．４标准有两个测试总线：外部测试总线ＡＴｌ、Ａ砣和内部测试总线ＡＢｌ、ＡＢ２。从外部来看，测试激励由ＡＴｌ接口提供给电路，而电路的响应则在ＡＴ２端被监控；从内部来看，ＴＢＩＣ则负责将ＡＴｌ端裁送来的激励信号送往内部测试总线ＡＢ，而将ＡＢ２送来的测试响应送给ＡＴ２；至于激励信号到底送往被测电路的哪一个端口、其响应到底从是哪个端口而来，则由ＴＡＰ控制器控制完成。为了方便地进行模拟测试，ｍＥＥ１１４９．４标准对两组总线之间的连接有详细的规定，如图所示，其中ＶＨ为高电平，ＶＬ为低电平，ＶＣｌ锄ｐ则为噪音抑制电压，其大小由制造商自行规定。从图２．４中可以看出，这种开关结构还可以将Ａｎ拉端口电压与阈值电压Ｖｎ｛进行比

国防科学技术大学研宄生院学位论文较，并给出一个数字化结果（一位），这个结果可以被寄存器捕获，以便观察。对于图２．４中的各个开关状态，见表２．４所示；其中：ＰＯ：正常工作模式，这个时候，内部钡８试总线与外部铡试总线断开，为了抑制嗓音，内部测试总线与ＶＣｌａｍｐ相连；Ｐ１．Ｐ３：主要测试模式，这时外部测试总线与内部测试总线连接起来，进行内测试和ＰＲＯＢＥ指令；Ｐ４一Ｐ７：此时内部测试总线与外部测试总线断开，处于噪音抑制状态，ＡＴｌ和Ａ他的值取决于Ｓ１一Ｓ４的状态。这是外测试状态：可见，ＶＨ和ｖＬ此时作为逻辑“ｌ”或者“０”用，所以所ｓｌ—ｓ４还可以有一种实现方式，如图所示。其中ｃ为使能端，当ｃ＝Ｏ时，ＡＴｌ和ＡＴ２为高阻态，否财，ＡＴｌ和Ａ他的值要由Ｄｌ、Ｄ２决定。Ｐ８ＩＰ９：这两个模式是进行测试总线的特性测量。表２．４ＴＢＩｃ的模式与开关状态的关系模式ＳｌＰｏ０Ｓ２０Ｓ３Ｏ开Ｓ４０关Ｓ５Ｏ状Ｓ６０态Ｓ７０Ｓ８ＯＳ９ｌＳ１０１各注正常工作状态，ＡＢｌ，２与ＡＴｌ彪断开Ｐ１Ｐ２Ｐ３Ｐ４Ｐ５Ｐ６Ｐ７Ｐ８Ｐ９０ＯＯＯ０ｌ１ＯＯ００ＯＯｌ０ｌＯ０ＯＯｌｌ００Ｏ０ＯＯＯｌＯｌ０ＯＯ０ｌｌ００Ｏ０Ｏｌ１Ｏ１Ｏ００Ｏｌ００ＯＯＯ０００ｌＯＯＯＯＯＯＯ００１ｌＯＯｌｌ１１１ＯＯｌＯ１ｌ１ｌＯｌＡＢｌ连接ＡＴｌ，ＡＢ２连接ＡＴ２，主要运用于扩展互联测试ＡＴｌ脚０ＡＴｌ，２匀０ｌＡＴｌ也＝ｌＯＡＴｌ，２＝１１主要运用于简单互连测试ＡＴｌ通过内部总线连接Ａ１１Ｏ各条指令中ＴＢＩｃ开关的设置如下表所示，“率”表示标准中还没有定义的模式，可以由用户自行定义某些自定义指令，增加测试功能。表２．５各指令中的开关设置ＣＯＤＥ指令ＥＸＴＥＳＴＰＲｏＢＥｎｑＴＥＳＴＣＯＤＥ指令ＥＸＴＥＳＴＣＬＡ～伊ＲＵＮＢＩＳＴＰＲＯＢＥＩＮＴＥＳＴＣ：｜Ｃ。ｆＤｌ｜珧Ｃ。｜Ｃ，｜Ｄｔｉ哦Ｃ乙ＡＭＰＲＵＮＢＩＳＴＯＯｏｏ０００ｌ００１０ＰｏＰｌＰＯＰｌＰ２１０００１００１１０１０Ｐ０Ｐ８Ｐ９Ｐ２第１９页

００１１０１０００１０ｌ０１１００１１１Ｐ３Ｐ４Ｐ５Ｐ６Ｐ７Ｐ３１０ｌｌ１１００１１０１１１１０１１１１测试接口电路ＴＢＩｃ与其实现电路己知内部测试总线与外部测试总线的关系后，就可以进行ＴＢＩｃ的电路设计了。我们知道，ＴＢＩｃ有两个任务，其一是控制ＡＴｌ／２与ＡＢｌ，２的连接方式，以实现不同的测试，其二是捕获有用的信号进行观察，因此，它必须有一个既可以用于控制又可以存储信息的电路，如图２．５所示。Ｓ１＆ｓ３ｓ４ｓ５ｓ６ｓ７ｓ８Ｓ９Ｓ１０图２．５ＴＢＩｃ的控制逻辑结构图控制寄存器可以接收控制数据，它是边界扫描寄存器的一部分，测试时可以通过Ⅱ）Ｉ第２０页

国防科学技术大学研冤生院学位论文向它输入控制数据，以完成各个开关电路的设置。另外，它还可以从外界捕获测试者所需的信息。为了防止控制寄存器在移位的时候对控制逻辑有所影响，在控制逻辑和控制寄存器之间还有一个更新寄存器，同样也是四阶寄存器。控制逻辑根据接收到的数据信息对１０个开关进行配置，开关由Ｍ１、Ｍ２、ｃａ、ｃｎ、Ｄｌ、Ｄ２等六个信号共同决定。信号Ｍｌ、Ｍ２与当时所执行的指令有关，如表２．５所示。各指令中模式信号的配置如表２．６所示。表２．６指令与模式信号的关系指令ＭｏＤＥｌＭｏＤＥ２ＥＸＴＥＳＴ’ＣＬＡＭＦ皿ＵＮＢＩＳＴ１１ＰＲｏＢＥ．ＩＮＴＥＳＴ０ｌＨＩＧＨＺｌＯ这样，就可以得出控制逻辑的逻辑方程。Ｓ＝ｅｃｏＤＩＭ肘：Ｓ：＝ＣＳ，Ｄ撑弹ｌＳ３＝Ｃ￡，ＤｍｌＭｌｓＩ＝Ｃ￡。Ｄ２Ｍ｜ＭｌＳ＝ｅＤｌＭ：（ｅ＋Ｄ２Ｍ）＆＝ｃ。Ｄ２鸩（Ｇ＋ＤｌＭ）ｓ１＝Ｃ。Ｃ，Ａ现ＭＩＭ２Ｓｓ＝ＣｏＣ。ＤｌＤ０叫、ＭｌＳ４＝Ｓ‘墨。＝瓯其中，ｃ口／ｅ／Ｄ１／Ｄ２分别为ＴＢＩＣ控制寄存器的第一位、第二位、第三位和第四位，Ｍ１和Ｍ２是模式选择信号。其他所用到的控制信号是ＵｐｄａｔｅＤＲ、ｓｌｌｉ触）Ｒ和ｃｌｏｃｋＤＲ，由ＴＡＰ控制器产生。这些信号用于控制数据由ＴＤＩ串行进入ＴＢＩｃ寄存器或者ＴＢＩｃ从外界捕获数据、更新寄存器数据的传输和通过ＴＤ０进行数据移出观测。§２．２本章小结本章介绍了主要介绍了混合信号边界扫描技术的基本原理，重点叙述了混合信号边界扫描新增的结构及其特点。其中由内部模拟测总线、模拟边界模块和模拟测试接口电路所构成的虚拟探针构成了混合信号电路的测试的基本构架，对这些结构的深入分析为后面混合信号测试系统的设计提供了理论和技术基础。第２１员

第三章边界扫描控制器总体设计要展开混合信号边界扫描测试的研究，必须要有相应的混合信号边界扫描设备的支持。边界扫描控制器是按照边界扫描标准开发的，支持ＢｓＤＬ（ＢｏｌｍｄａｒｙｓｃａＩｌＤｅｓ嘶蛳ｏｎＬａｎ毋ｌａｇｅ）语言，对边界扫描测试进行控制的仪器，它提供了应用边界扫描机制对被测试对象进行测试的必备环境。§３．１需求分析３．１．１功能需求分析依照匿ＥＥ１１４９．４边界扫描标准，在应用边界扫描机制对被测对象进行测试的过程中，所能完成的测试任务包括如下四种：１）完整性测试（芯片及电路板的边界扫描链路完整性测试）边界扫描链路完整性测试就是对芯片或电路板的边界扫描链路进行自检，确定边界扫描链路的连接及工作状态是否正常，这是边界扫描测试过程中需首先完成的测试任务。软件应能利用被测对象的ＢＳＤＬ描述文件，生成相应的完整性测试代码，测试边界扫描链路是否完好。２）简单互连测试（电路板网络互连测试）电路板互连测试的目的是检查电路板上各个网络连接是否正常，是否存在固定逻辑故障、开路故障、桥接故障等逻辑故障。能实现对电路板上所有网络（支持边界扫描机制的网络）所存在的逻辑故障进行检测和隔离定位是边界扫描机制的主要优点之一。这也是边界扫描测试仪所需具备的重要功能。软件应能利用被测对象的ＢＳＤＬ描述文件以及网络表文件，生成互连测试代码，测试电路板的网络连接是否正常，并对检测到的故障进行诊断定位。３）静态功能测试（芯片簇测试）应用边界扫描机制还可以实现对芯片和电路板的功能测试（主要是静态功能）。应用边界扫描机制进行功能测试主要包括两种方式：当被测对象具备内部功能自检机制（ＢＩｓＴ机制）时，可以通过边界扫描标准的ＲＵＮＢＩｓＴ指令驱动ＢＩｓＴ机制进行自检，并利用边界扫描链路获取测试结果；当被测对象不具备ＢＩＳＴ机制时，可以将一系列的功能测试代码（被测对象的设计过程提供）经边界扫描链路加载到被测对象的数据输入端，并通过边界扫描链路传回数据输出端的响应数据，然后对响应数据进行分析，得出功能测试的结果。４）扩展互连测试（电路板上模拟元件的参数测试）扩展互连测试是对连接在芯片模拟引脚问的分离元件的模拟特性进行测试。混合信号第２２页

国防科学技术大学研艽生院学位论文电路板上芯片的模拟引脚间不全是直接相连的，引脚问有时还通过电阻或电容连接。对引脚间的分离元件的参数进行测试是ＩＥＥＥｌｌ４９．４标准所支持的重点测试内容。软件根据被测对象的ＢｓＤＬ文件和网络表文件，生成测试矢量，完成对模拟控制模块的设置，建立模拟钡４试通道，然后加载模拟测试激励，并读回模拟测试响应，通过分析，得出模拟元件的参数。在边界扫描测试过程中，主机软件还需完成如下任务：·完成边界扫描测试控制器的自检：·建立数据文件的管理机制，包括文件的存储、删除、查询、显示、打印等等：·完成人机交互的任务：·提供帮助信息。３．１．２性能需求分析边界扫描控制器的主要性能需求如下：１）边界扫描测试的时钟频率测试速度是测试过程中所考虑的重要因素。边界扫描测试是采用串行扫描方式进行的，应用边界扫描控制器对被测对象进行测试的速度主要取决于测试时钟ｒＩ℃Ｋ的频率，即ＴＣＫ的频率越高，测试速率越侠。因此，要求边界扫描控制器能支持较高频率的ＴＣＫ信号。此外，由于被测对象所能支持的最高ＴＣＫ频率有一定的限制，而且各不相同，因此要求测试仪的ＴＣＫ信号可以编程调节。２）测试代码的存储深度实际测试过程中．当对较为复杂的芯片（特别是某些ＡｓＩｃ芯片）或电路板的功能进行测试时，往往要求采用很长的测试代码。为了适用这种测试需求，要求边界扫描仪在一次不间断测试中所能支持的代码长度越长越好．这实质上取决于边界扫描控制器的测试代码的存储深度。因而测试代码的存储容量是决定边界扫描控制器应用性能的重要指标。３）故障覆盖率及故障定位的精度对故障的覆盖率和对检出故障的诊断定位精度也是边界扫描控制器的重要指标。对于边界扫描测试而言，故障的覆盖率和故障定位精度取决所采用的测试向量集及相应的故障诊断策略。为此，需研究良好的测试生成算法以构成具备较高故障覆盖率和故障定位精度的边界扫描测试向量集。此外，由于测试向量集的大小决定了测试所需的时间，因此在确保一定的故障覆盖率和故障定位精度的前提下，应尽可能将测试向量集进行优化。４）支持对具备多个扫描链的对象的测试实际测试中，比较复杂的被测对象可能具备多个独立的边界扫描链，为了支持对这种复杂的对象的测试，要求边界扫描控制器能提供多个ＩＥＥＥ１１４９．１总线测试端口。５）标准化及通用性需求边界扫描是一种标准化、结构化的ＶＬＳＩ电路测试及测试性设计方法，因此，边界扫第２３页

国防科学技术大学研究生院学位论文描控制器也应该是一种标准化、具备一定通用性的设备。即对于一个按照ＩＥＥＥ１１４９，１标准设计的芯片及电路板，边界扫描控制器可以依据其ＢｓＤＬ语言（ＩＥＥＥ１１４９．１ｂ标准）描述文件自动的生成测试代码，并完成边界扫描测试。６）可靠性要求边界扫描控制器的高可靠性要求是其重要性能指标之一，这一方面要求在边界扫描控制器的设计和开发过程中依照可靠性工程要求进行可靠性管理、设计和试验，另一方面还要边界扫描控制器能提供自检功能，以便于在使用过程中进行自检，确定其功能是否正常。§３．２功能和性能指标根据以上需求分析，我们确定边界扫描控制器要完成的主要功能和性能指标如下：３．２．１主要功能指标１．２．芯片和ＰＣＢ板扫描链路完好性测试功能验证。ＰＣＢ扳的简单互连测试功能验证。芯片和ＰＣＢ板的静态功能测试验证。ＰＣＢ板的扩展互连测试功能验证。３．４．３．２．２主要性能指标１．软件符合软件工程规范要求，用户界面为岫ｄｏｗｓ中文图形界面；测试系统支持ＩＥＥＥｌｌ４９．４—１９９９协议标准；测试时钟速度不低于２０ＭＨｚ；五个并行测试端口以支持复杂测试；支持ＢｓＤＬ语言（标准的边界扫描描述语言，ＩＥＥＥｌｌ４９．１．Ｂ标准）：设备体积小于２０ｃｍ×１５ｃｍ×８ｃｍ，重量小于１．５Ｋｇ。２．３．４．５．６．§３’３系统的总体体系结构为满足上述的功能和性能需求，并保障系统的可扩展性，边界扫描控制器采用独立仪器带Ｒｓ２３２和ｕｓＢ接口方式，由主控计算机和边界扫描控制器共同组成完整的边界扫描测试系统，如图３．１所示。支持ＩＥＥＥｌｌ４９．４标准的边界扫描测试系统是实现混合信号电路测试的基础。该测试系统由主控计算机和边界扫描控制器构成。主控计算机充分利用ＰＣ机的资源完成测试向量的生成以及对测试响应进行分析，并通过ＵｓＢ总线与边界扫描控制器完成数据传输。边界扫描控制器下载主控计算机提供的测试代码与指令，可脱机独立完成所要执行的测试，产生对被测电路状态机转换所需要的控制逻辑时序，并完成测试向量的加载和测试响应的存储。第２４页

图３．１系统功能结构框图３．３．１主控计算机主机完成测试生成、测试响应分析和故障显示任务。其中，测试生成任务利用电路板的设计描述文件获取被测对象的边界扫描链路及网络连接信息，依据一定的测试生成算法，生成边界扫描测试向量集，并按约定的数据文件格式存储（测试向量文件）。测试响应分析的任务是将所获得的测试响应代码转化为响应向量。并结合测试向量文件，对测试响应进行分析，得到测试响应分析报告。当被测设备存在故障时，对故障进行显示。３．３．２边界扫描测试控制器边界扫描测试控制器的任务是与主控计算机通讯获取测试代码和控制指令，驱动第２５页

国防科学技术大学研究生院学位论文ＩＥＥＥｌｌ４９．４边界扫描测试总线，将测试代码加载到被测试单元上，进行测试；测试完毕后，存储测试响应数据，并与主控计算机进行通讯。在测试过程中，边界扫描测试控制器可独立运行，主要承担驱动测试总线执行钡４试的任务，以保持持续、高速的测试。§３．４系统可靠性３．４．１总体考虑·主控计算机和边界扫描控制器分别采用成熟模块。具有开发时间短、费用及技术风险小，可靠性高的优点。·主控计算机和边界扫描控制器的资源在物理上分开，通过标准通讯接口连接：系统构成串联系统，局部故障不会引起系统的全面崩溃。·系统资源采用冗余设计，包括ＣＰＵ、存储器和Ｉ幻接口和总线数据吞吐量的冗余，保证系统能完成预定性能指标并具有良好的可扩展性。·系统结构模块化，可方便地升级换代。·主机与边界扫描控制器间数据交换采用一次读入方式，边界扫描控制器可脱机工作，保证了系统工作稳定可靠，消除了高速数据流的瓶颈并简化了控制。·可采用多种通讯接口，增加了系统的灵活性，可适应不同的应用要求和环境变化。３．４．２硬件可靠性设计１）元器件、零部件的选择与控制元器件和零部件是产品的基本组成单元，它们的可靠性直接影响系统的可靠性，所以设计过程中进行严格的选择与控制，以满足系统可靠性要求。·系统关键设备优先选用军品。·设备或元器件按ＧＪＢ（国军标）优先选用质量稳定、可靠性高、有发展前途且供应渠道可靠的标准元器件。·使用前进行元器件的检验和筛选：２）降额设计本系统对设备和元件进行降额使用，以提高系统的任务可靠性。３）环境防护设计为抑制工作现场电磁干扰的影响，采用有效的屏蔽措施，关键装置均良好接地。４）自检为了提高系统的可靠性，系统设置有内建测试单元和自诊断程序，在系统投运前执行开机自检程序检测各部分工作状态，在系统投运中视情进行自检，一旦检测出错误，显示出故障代码，等待及时处理。测试过程中对通讯数据进行校验。第２６页

国舫科学技术大学研究生院学位论文３．４．３软件可靠性设计由于本系统广泛采用了计算机技术，软件可靠性对系统整体的可靠性有着极大的影响。本系统依据《ＧＪＢ４３７＿８８军用软件开发规范》开发软件，在软件生存期内根据软件工程的规范进行软件开发、测试与维护，以提高软件可靠性。具体措施如下：１）采用弱耦合强内聚的模块化结构，逐步分解程序功能。２）网络通讯中采用数据校验等信息容错技术。３）关键的处理软件，进行出口数据合理性校验，并报告软件故障信息。４）采用静态和动态测试法进行软件模块的数据测试。§３．５本章小结本章首先对混合信号边界扫描控制器的功能与性能需求进行了深入分析，从而确定混合信号边界扫描测试系统的功能与性能指标。在此基础上，本章提出了边界扫描测试控制器总体结构和可靠性设计原则。第２７页

第四章边界扫描控制器硬件设计支持ＩＥＥＥｌ１４９．４标准的边界扫描控制器是实现混合信号电路测试的基础。该边界扫描控制器与主控计算机和被测电路板构成整个测试系统。边界扫描控制器与主控计算机通过ｕｓＢ总线通信，下载主控计算机生成的测试矢量．其中包括测试代码与指令，然后脱机独立完成所要执行的测试，对测试矢量进行译码和解释，产生对被测电路状态机转换所需要的控制逻辑时序，并完成测试向量的加载和测试响应的读取，最后生成测试响应文件，传回主控计算机，交由主控计算机分析。§４．１硬件系统结构边界扫描控制器采用了成熟的模块开发而成，其实物图如图４．１所示。图４．１边界扫描控制器实物边界扫描控制器设计采用的主控模块选用了Ａ蜘ｅｌ公司的８９Ｃ５ｌ系列的ＭＣＵ作为边界扫描控制器的微控制芯片．该芯片的最高工作频率达２０ＭＨｚ，其有８位的数据总线，有４４个通用№Ｉ口的资源，以及高达６４Ｋ的Ｆｌａｓｈｍｅｍｏｍ可反复擦写ｌＯ万次以上，芯片内建ｕｓＢｌ．１的控制器，能与主控计算机方便的交换数据，同时还有２通道的ｌＯ位ＡＤＣ，第２８页

圈防科学技术大学研究生阮学位论文以及ＩＤＥ／Ａ＝ｒＡＰＩ接口，可以方便的扩展系统存储资源。这款芯片是Ａ哑ｅｌ公司的一款低功耗芯片，它具有足够的通用加ｌ接口用来驱动几ＡＧ控制芯片同时内建的ｕｓＢ控制器能实现与主控计算机的通信。ＪＴＡＧ总线控制模块采用ＴＩ公司的ｓＣＯＰＥ系列测试总线控制器ＬｖＴ８９８０。该芯片是ＴＩ公司专为边界扫描技术设计的内建式测试总线控制器，具有八位数据总线和三位地址总线，通过三位地址总线对控制器内部的八个寄存器寻址（包括Ａ、Ｂ寄存器，状态寄存器，命令寄存器，读、写缓存器，计数寄存器以及离散控制寄存器），并进行配置，８９８０自动译码产生测试中状态机转换所需要的控制时序，同时完成测试向量的加载并读回测试响应。该内建测试总线控制器结构简单，对其编程和控制相对简易，构成的系统可靠性高。外部存储器采用了ＳＪ～ＭＳＵＮＧ公司的ＮＡＮＤＦＬＡＳＨ芯片Ｋ９Ｆ５６０８Ｕ，该芯片具有八位数据总线，读写时间短，典型的编程时间为２００ｐｓ，具有ｌＯ万次的反复擦写。被测电路板主要选用１１公司ｓＣＯＰＥ系列的带有边界扫描结构的芯片ＢｃＴ８２４４和ＢＣＴ８２４５以及ＥＰＭ７１２８，主要验证了边界扫描技术中的边界扫描链路的完整性测试和板级元件间的互连性测试。单片机的资源分配，在该系统中，单片机总线上挂接了测试总线控制器ＢｃＴ８９８０，外部存储器Ｋ９Ｆ５６０８Ｕ和一块ＬＣＤ。单片机的ＵＯ分配如下，ＰＯ口分配给Ｋ９Ｆ５６０８Ｕ的数据总线，Ｐ５口分配给Ｋ９Ｆ５６０８Ｕ的控制总线；Ｐ２口分配给ＢＣＴ８９８０的８位数据总线。图４．２给出了边界扫描控制器的结构框图。其中边界扫描控制器与主控计算机的通信是通过ｕｓＢ总线协议进行的，与被测电路是通过压ＥＥｌｌ４９．４总线连接的。ＦＩａｓｈ数据存储器ｊｅ．数据总线、上位机暮ｎｅ，一＼ｎ矗ｌＭ遗ＪＴＡＧｆＴｃ妇Ｔ１１Ｔ控制器模拟测试激励Ｄ／Ａ模块．模拟测试响应Ａ／Ｄ模块ＩｌＩ．、、、，ＡＴｌ．’Ｊ被测电路Ｃ∞田Ｃ∞田ＡＴ２Ｉ，＼－／仁苦线一—’，模块莎ＬＣＤ气Ｉ键盘■ＪＴＡＧ总续图４．２边界扫描控制器结构框图第２９页

国防科学技术大学研究生院学位论文§４．２硬件组成与实现３．２．１主控制模块的设计设计采用主控芯片选用了ＡｎｎｅＩ公司８９ｃ５１系列的ＭＣＵ作为边界扫描控制器的微控制芯片，该芯片的最高工作频率达２０ＭＨｚ，具有８位的数据总线，有４４个通用∞口的资源，以及高达６４Ｋ的Ｆ１ａｓｈｍ啪。阱可反复擦写１０万次以上，芯片内建ＵｓＢｌ．１的控制器。能与主控计算机方便的交换数据，同时还有２通道的１０位ＡＤｃ，以及ＩＤ副Ａ１疆ＰＩ接口，可以方便的扩展系统的存储资源。这款芯片是ＡⅡｎｅｌ公司的一款低功耗芯片，它具有足够的通用ｌ，ｏ接口用来驱动Ｊ１ＡＧ控制芯片同时内建的ｕｓＢ控制器能实现与主控计算机的通信。外部存储器采用了Ｓ川ⅥＳＵＮＧ公司的Ｎ砧ｑＤＦＬＡＳＨ芯片Ｋ９Ｆ５６０８Ｕ，该芯片具有八位数据总线，读写时间短，典型的编程时间为２００ｕｓ，具有ｌＯ万次的反复擦写。为有效分配单片机的资源，在该系统中，单片机总线上挂接了测试总线控制器ＢＣＴ８９８０，外部存储器Ｋ９Ｆ５６０８Ｕ（３２Ｍ）和一块ＬｃＤ。单片机的Ⅳｏ分配如下，ＰＯ口分配给Ｋ９Ｆ５６０８Ｕ的数据总线，Ｐ５口分配给Ｋ９Ｆ５６０８Ｕ的控制总线；Ｐ２口分配给ＢＣＴ８９８０的８位数据总线。图４－３给出了主控芯片与边界扫描控制芯片和外部存储器的连接债况。图４．３ＭＣＵ与８９８０和数据存储器的连接图３．２．２边界扫描模块的设计ｊ１ＡＧ总线控制芯片采用ＴＩ公司ｓＣＯＰＥ系列的测试总线控制器ＬｖＴ８９８０。该芯片是ＴＩ公司专为边界扫描技术设计的内建式测试总线控制器，具有八位数据总线和三位地址总

冒防科掌技术大学研究生院学位论文线，通过三位地址总线对控制器内部的八个寄存器寻址（包括Ａ、Ｂ寄存器，状态寄存器，命令寄存器，读、写缓存器，计数寄存器以及离散控制寄存器），并进行配置，８９８０自动译码产生测试中状态机转换所需要的控制时序，同时完成测试向量的加载并读回测试响应。该内建测试总线控制器结构简单，对其编程和控制相对简易，构成的系统可靠性高。ＴＡＰ状态序列产生模块产生测试状态转换所需要的ＴＭｓ信号，这些信号控制着被测芯片的ＴＡｐ控制器，使被测芯片从当前状态转换到测试所需要的捕获或扫描测试数据的状态。ＴＤＯ缓存模块是一个４·８位的并变串ＦＩＦＯ，该模块通过并行的８位数据总线从微控制器接受测试矢量，然后由ＴＤＯ串行的加载到被测芯片。ＴＤＩ存模块是一个４＋８位的串变并ＦＩＦ０，该模块通过串行的ＴＤＩ数据总线从被测芯片接受测试响应，然后由八位的数据总线并行地传回到微控制器片８９８０的功能模块图如下图４．４所示／１ＴＤ】ＳＴ命吣主－机删接鑫叫警｝＼Ｊ口块旦ｒ＞∞（Ｏ．Ａ２一翌｝＝一—Ｊ扪ｎ，Ｊｒ＼ＴＣＫｗＴＡＰ状态序卜－＋ｒ—Ｊｒ］＿Ｊｏ＿Ｄ７．：列产生模块Ｌ２一－小“＼ＴＭｆＩ离散控制模ｌＩｎ—Ｊ鼍ｌ蚀卜、ＴＲＳ型时钟生Ｉ二］一｝ｈ∑图４．４８９８０的功能模块图嵌入式测试总线控制器８９８０中的主机模块提供了一个八位的可读可写数据总线（Ｄ０·Ｄ７），还有三位地址总线（Ａ０－Ａ２）直接访问嵌入式测试总线控制器的八个内部可读可写寄存器：配置寄存器Ａ，配置寄存器Ｂ，状态寄存器，命令寄存器，ＴＤＯ缓存，ＴＤＩ缓存，计数器和离散控制寄存器．该模块还连接了来自微控制器的控制信号，ＲｓＴ、ＳＴＲＢ和Ｒ／Ｗ。第３ｌ页

里堕型兰茎查盔兰竺墨兰竖主堡堡苎表４．１８９８０的内部寄存器地址Ａ２－ＡＯ０００寄存器位７配置寄存器Ａ位６保留位５ＮＴｏＥ寄存器位的分配位４ＬＰＢＫ位３位２位１ＭｏＤＥ位Ｏ００ｌ０１００１１配置寄存器Ｂ状态寄存器命令寄存器ＴＤＩＳＣＤＩＶＴＤＯＳＮＴＲＳＴＣＴＲＳ保留保留ＲＤＬＹＴＡＰＳＴＯＰＣｏＤＳＷＲＳＴＥＮＤＳＴ１００１０１１１０ｌｌｌＴＤｏ缓存下ＤＩ缓存计数器离散控制寄存器保留Ｄ＿ＮＴＲＤＴＭＳ￡玎ＤＩＤＴＤｏ４．２．３显示模块显示模块采用了深圳市彩晶科技有限公司生产的图形类液晶显示屏ＣＭｌ２２３２．１作为边界扫描控制器的显示屏。液晶屏ｃＭｌ２２３２—１的接口引脚有１８根，每根引脚的特性和功能由表说明。表４．２液晶屏的引脚功能引脚ｌ２３４５６７８９１０１ｌ１２１３符号ＶＤＤＶＳＳＶＬＣＤＲＥＳＥｌＥ２电压５Ｖ０Ｖ功能电源电压电源地ＬＣＤ驱动电压Ｈ，ＬＨ，Ｌ复位信号（低电平由效）读写使能信号读写使能信号读写选择信号Ｄ，Ｉ＝“Ｈ”Ｄ／Ｉ＝“Ｌ”Ｈ几Ｈ几Ｈ／ＬＨ／ＬＨ／ＬＨ，Ｌ洲ＡＯＤＢＯＤＢｌＤＢ２ＤＢ３ＤＢ４数据线数据线数据线数据线数据线第３２页Ｈ几Ｈ，Ｌ

１４１５１６１７１８ＤＢ５ＤＢ６ＤＢ７ＬＥＤ＋ＬＥＤ．Ｈ，Ｌ数据线数据线数据线ＬＥＤ（５Ｖ）或ＥＬ背光源ｕＤ（０Ｖ）或ＥＬ背光源Ｈ几Ｈ凡５ＶＯＶＣＭｌ２２３２一ｌ液晶屏与主控芯片的连接图如下图４．６所示：＋５Ｖ图４．５ｃＭｌ２２３２一ｌ与删的连接６ＨＤ４．２．４模拟激励和模拟响应模块主控芯片ＡＴ８９ｃ５１卧Ｄ１ｃ内部集成了～个２通道的ｌＯ位模拟数字转换器（ＡＤｃ），模拟响应模块则采用主控芯片的内建模数转换器来实现对测试中模拟响应的信号采集。该内建的模数转换器是通过４个特殊功能寄存器与Ｃ５ｌ的核心相连的。这四个特殊功能寄存器分别是：ＡＤＣＯＮ、ＡＤＤＨ、ＡＤＤＬ和ＡＤＣＬＫ．ＡＤｃｏＮ是模数转换器的控制寄存器，该寄存器用来控制模数转换器的使能，模数转换的开始和模数转换的结束，以及模拟输入通道的选择。ＡＤＤＨ和ＡＤＤＬ则是用来保存模数转换的结果，ＡＤＤＨ是保存模数转换结果的高八位，ＡＤＤＬ则保存的是模数转换结果的低二位。ＡＤＤｃＬＫ是控制模数转换器采样频率的。ＡＤｃ的结构模块图如图４．７所示：第３３页

国防科学技术大学研究生院学位论文ＡＤＣ中断请求Ｐｏ图４．６ＡＲＥＦＰＡＲＥＦＮＡＤＣ的结构模块图考虑到测试的精度要求，模拟测试激励模块采用功率信号发生器来代替§４．３ｕｓＢ通讯接口考虑测试系统的便携性，边界扫描仪与主机的通信采用了ＵＳＢ总线来实现，因为ＵｓＢ总线是一种标准的连接接口，在把外面的设各与计算机连接时，允许不必重新配置规划系统。而连上计算机后，计算机会自动识别这些接口设备，并且配置适当的驱动程序，无需用户再另外重新设置，通过ｕｓＢ接口，实现了即插即用与热插拔的特性，用户即可迅速方便地连接ＰＣ主机的各种接口设备。采用ＵＳＢ总线具有以下优点：１．ｕｓＢ总线（通用串行总线ｕｎｉｖｃｒｓａｌｓｅｒｉａｌＢｌｌｓ）是新一代计算机№Ｉ体系结构标准，为计算机外设提供了一个统一的可扩展接口界面和即插即用功能（Ｐｈｌｓ觚ｄＰｌａｙ，ＰｎＰ）．ＵＳＢ物理层定义了４根线：电源一ＶＢＵＳ，被定义为＋５ｖ；地一ＱｑＤ；两根差分信号线一Ｄ＋、Ｄ‘用于传输数据信号。采用ｕＳＢ总线结构，边界扫描仪可以随时接入系统，随时使用。２．ＵＳＢ接口规范从１．１到２，Ｏ中的传输速度能满足大部分的使用要求，其中ＵｓＢｌ．１支持全速设备，全速设备最高传输速度可达１２Ｍ／Ｓ．３．ＵＳＢ采用总线供电，省却了另外提供电源的麻烦。４．ＵｓＢ最多可以连接１２７从设备５．单一专用的接头型号目前在ＵＳＢ接口电路设计方案上，有两种可选方案。一种是采用完全独立的ｕｓＢ接第３４页

国防科学技术大学研究生院学位论文口芯片，这种芯片封装了ｕＳＢ协议，并为微处理器提供了一系列的用于控制ｕｓＢ通信的命令。另一种方案是采用具有ｕｓＢ接口的单片机，这类芯片具有增强的内核和实现ｕｓＢ协议的串行收发引擎。前一种方豢需要额外设计电路，增加了硬件的开销，后一种设计方案是单片机的集成度高，在硬件设计上电路简单。本设计系统是便携式边界扫描仪，故采用了后一种实现方案。所采用的微处理器Ａｒ８９ｃ５１ｓＮＤｌｃ内部集成了ｕｓＢ接口电路。ＡＴ８９ｃ５１ｓＮＤｌｃ内部集成了ｕｓＢ接口电路的功能模块图如图４．８。ＩＩ４８ｄＨｚｕｓＢ时钟ＤＰＬＬＤ＋广—］Ｉ．．．．．．．．．一ＵＦＩ连接Ｃ５ＩＵＤ—裟卜一ＳＩＥ图４．７ＵＳＢ接口电路的功能模块图ＵＳＢ时钟模块提供４８ＭＨｚ的时钟，经过ＤＰＬＬ，时钟分频为１２ＭＨｚ，支持ＵｓＢｌ．Ｉ标准中全速传输的时钟要求，串行接口引擎ｓＩＥ（ｓｅｒｉａｌＩｎｔｅｒｆ犯ｅＥｎｇｉｎｅ）完成ＮＲｚＩ数据的译码和解码，ｃＲｃ校验码的产生和检验，以及地址的检验等。功能接口单元ＦＩｕ（ＦｕｎｃｔｉｏｎＩｍｅｒｆ如ｅＵ疵）是为ｃ５１核心与ｓ皿之间提供接口，该单元管理着从端点ＦＩＦＯ中读写数据包的传输。§４。４本章小节在明确边界扫描控制器功能和性能要求的基础上，本章详细介绍边界扫描控制器的硬件体系结构，然后分别对主控制模块、边界扫描模块、显示模块及模拟激励和模拟响应模块等各子功能模块进行分析和设计，并对各模块的工作原理或设计目标进行了简要说明。同时还对边晃扫描控制器的ＵＳＢ通信接口部分作了详细的解释。

第五章边界扫描控制器软件设计根据上一章提出的边界扫描控制器硬件的设计以及系统结构，我们将所开发的边界扫描控制器的软件分为４个主要模块，分别为：边界扫描控制模块、显示驱动模块、模拟信号采集模块和ｕＳＢ通信模块。边界扫描控制器软件的结构图如图５．１所示。下面分别对各功能模块的运行过程逻辑流程进行详细说明。图５．１边界扫描控制器软件结构图§５．１边界扫描控制模块首先，在上电复位后，微处理器控制边界扫描控制芯片８９８０进行自检，如果自检失败，系统将显示控制器故障并退出测试，在８９８０自检通过后，边界扫描控制器将对被测电路进行完整性测试，如果扫描链路的完整性测试失败，系统将显示扫描链路完整性测试失败，在扫描链路完整性测试通过后，由微处理器对主控计算机传来的测试数据包进行分析，读取指令长度和数据长度，然后对８９８０加载数据时的移位次数根据读取的数据进行设置，在加载完数据后，执行扫描测试，读出测试生成响应，并生成相应的测试响应数据包。具体的程序见附录Ａ．第３６页

国防科学技术大学研究生院学位论文图５．２边界扫描控制模块流程图第３７页

国防科学技术大学研究生院学位论文§５．２显示驱动模块液晶显示驱动模块主要完成了三种显示功能：显示图形，即由液晶屏的点阵的位置来设计需要显示的图形；显示英文字符，通过英文字符的字符表，实现英文大小写的字符显示；显示汉字，通过查找汉字库，来显示汉字字符。显示驱动模块包括了七个子函数：ｌ－ＳｅｎｄＣｏｍｍａｎｄ（ｕｔｌＳｉｇｎｅｄｃｈａｒｃｍｄ）２．ＬＣＤ—ｉＩｌｉｔ（ｃ１１ａｒｄｅｌａｙ）３．Ｒ－ｅａｄＳｔａｔｅ（ｃｈ盯ｍｓ）４．５．６．７．ＳｅｎｄＩ）ａｔ《ｕｎｓｉ朗ｅｄｃｈａｒｓｅｇ，ｕｌｌｓｉ印ｃｄｃｈａｆｐａｇｅ，ｕｎｓｉｇｎｅｄｃｈａｒｄｏｔｓ）ＤｉｓｐｌａｙＢＭＰ（ｕｎｓｉ印ｃｄｃｌｍｓｅｇ，ｕｎｓｉ印ｅｄｃｌ脚ｐａｇｃ，眦ｓｉｇｎｅｄｃｈａｒ％ｍｐ）一ＬｃＤＬｃ哪ｎｔｃｈ（岫ｓｉ印ｅｄｐｒｉｍｅｎ（ｕｎｓｉｇｎｅｄｃｈａｒｓｅｇ，ｕｎｓｉ掣ｌｃｄｃｈａｒｃｈａｒｐａｇｅ，ｕｎｓｉｇｎｅｄｃ｝ｌａｒｃｈａｒｐａｇｅ，ｕ珊ｉｇｎｅｄ４ｓ岫ｓｅｇ，ｌｌＩｌｓｉ四ｅｄｃｈａｒ奉ｓ∞ＬｃＤ０ｎｉｔ是对液晶屏进行初始化，ＳｅｎｄＣ０蛐ｎａｎｄ是输入液晶显示屏的控制命令，液晶显示屏的控制命令有１４条，其中Ｄｉｓｐｌａｙｏｒ如爪ｓｅｔＰａｇｅＡｄｄｒｅｓｓ、ｓｅｔｃｏｌｕｍｎＡｄｄｒｅｓｓ、ＷｒｉｔｅＤｉｓｐｌａｙＤａｔａ和Ｒ髓ｄＤｉｓｐｌａｙＤａｔａ是我们常用的命令，这些命令是通过对ＬＣＤ的接口ＡＯ、ＲＤ、ＷＲ、ＤＯ－Ｄ７写入编码，来完成命令的输入。ＲｃａｄＳｔａｔｅ用于查询ＬＣＤ当前的状态，根据ＬＣＤ的状态来判断下一步的操作是否可以进行。ｓｅｎｄＤａｔａ用于向ＬＣＤ的数据总线上发送所要显示图形点阵的数据。ＤｉｓｐｌａｙＢＭＰ用于来显示位图的，调用这个函数可以在液晶显示屏上显示图形。ＬＣＤ＿ｐｒｉｎｔｅｎ用于显示英文字符的，ＬＣＤＪｒｉｍｃｈ用于显示汉字字符。主函数通过对这七个子函数的调用完成了边界扫描控制器的显示功能。具体的程序见附录Ａ。§５．３模拟信号采集模块在开始模数转换之前，首先对模数转换器进行配置，配置包括对ＡＤｃ采样时钟进行编程，即对ＡＤＣＬＫ寄存器的ＡＤＣＰ０一ＡＤＣＰ４位进行设置，一Ｄｃｃ腧：丝堂２＋４ＤＣＤ根据上面的计算公式，就完成ＡＤｃ的时钟设置了，接着通过对ＡＤｃｏＮ寄存器的ＡＤＥＮ位设置，使能模数转换器，在配置完后，需等待ＡＤｃ的建立时间（ＴｓＥｌｌＪＰ），然后对ＡＤＣｏＮ寄存器的ＡＤＣＳ位设置，来选择模拟信号输入通道，最后由ＡＤｃＯＮ寄存器的ＡＤｓＳＴ位来启动转换的开始，在过１１个时钟周期后，即可从ＡＤＤＨ和ＡＤＤＬ寄存器中读取转换的结果。图５．３给出了模拟信号采集模块的程序流程图。第３８页

里堕型兰垫查查堂里塞生堕堂垒笙三图５．３模拟信号采样流程图§５．４ＵＳＢ通信模块在介绍ＵＳＢ通信模块之前，先介绍一下ＵＳＢ通信协议的内容【４２１。数据包ＵＳＢ传输的数据包的类型用称之为ＰａｃｋｅｔＩＤｓ（ＰＩＤｓ）的特定代码来定义。ｕｓＢ包中若有４种ＰＩＤ类型，即ＰＩＤ包，数据包，握手包和特殊类型包。标记包：根据ＰＩＤ值的不同，标记包可以分为：０ｕＴ＇ＩＮ，ＳＯＦ和ｓＥＴＵＰ４种类型的标记包，用以区别事务的类型。每一个ＵｓＢ事务都以标记包开始。标记包用于寻址ｕｓＢ总线上特定设备的特定端点。并且使用标记包中的Ｐ∞域通知该端点事务的类型。数据包：数据包分为４个类型：ＤＡ＝ｒＡ０，ＤＡ＝】隗ｌ，ＤＡ：ＦＡ２和ＭＤＡＴＡ。当传输的数据块大于等于端点缓冲区大小时，应当把数据块分为多个数据包进行传输。在全速“氐速数据事务中，同一个事务中的数据包之间用Ｄ觚∞和Ｄ朋阪ｌ来进行区别。这有些类似于ＴＣＰ／口中数据链路层的滑动窗口的概念。在ｕｓＢ２．Ｏ高速宽带数据事务中，则使用ＤＡｌＡＯ．ＤＡｌＡ１．ＤＡｌ’Ａ２和ＭＤＡｌＡｏ握手包：握手包有４种类型，主要用于流控制。一个以ＡｃＫ握手包结束的事务标明接收者完全收到事务中的数据，并确认该事务。ＮＡＫ握手包标明设备忙，来不及接收或发送数据。只有设备才使用ＮＡＫ包，ＵｓＢ协议假定并保证主机总是及时的接收设备发来的数据，和及时的向设备发送数据。如果主机收到ＮＡＫ包，在ＵＳＢ全速／低速传输中，主机只有一遍遍重试，这样会导致ＵｓＢ利用率太低，在ＵＳＢ２．０的高速传输中，主机改变了重第３９页

国防科学技术大学研究生院学位论文试的策略，采用了Ｐｉｎｇ技术来探询设备的状态。当设备端点停止或设备端点拒绝响应主机发来的请求时．设备返回ｓ１＝ＡＬＬ包。当传输有误时，没有握手包返回。ｕＳＢ帧ｕＳＢｌ．１全速总线把ｌＩｒ塔的总线时间定义为一帧。ｕｓＢ２．Ｏ高速宽带总线把一帧定义为１２５ｕｓ总线时间，是ｌｍｓ的１，８，因此也称为微帧（ｍｉｃｒ０Ｆｒ批）。在全速总线中，主控器以ｌｍｓ＋０，０００５ｍｓ的周期来发送帧起始包。在高速总线中，主控器以１２５Ｉｌｓ＋Ｏ．０６２５ｕｓ的周期来发送微帧的帧起始包。一个微帧可以传送多达３个事务。ＦｒａｍｅＮ啪ｂｅｒ域指示了该帧的编号。所有的高速设备、全速设备和ＨＵＢ都能够接收到ＳＯＦ，这些设备可以根据ｓＯＦ的ＦｒａｍｅＮｕｍｂｅｒ域来跟踪ｕＳＢ通信。从主机端的驱动程序到ＵｓＢ设备的一次传输，首先应用程序把要发送的数据存放在主机的特定缓冲区中，然后通过调用ｕｓＢ设备驱动程序，缓冲区中的数据被封装成了符合ｗｉｎｄｏｗｓ内核要求的ＩＯ请求包（ＩＯＲｅｑｕｅｓｔＰａｃｋｅｔ，ＩＲＰ）。由于要发送的数据比较大，数据被分割成若干个事务。最后通过ｕＳＢ底层驱动软件和主控器的作用，这些事务按照它们的传输类型被安排在适当的ＵＳＢ帧中进行传输。相反地，当主机要把设备中的数据读取到缓冲区中时，该过程是与上面所述的过程相反。ＵＳＢ的传输方式ｕｓＢ的传输方式有四：控制传输（ｃｏｎ加ｌ‰ｓｆｅｒ）、批量传输（ＢｕｌｋＴｒａｎｓａｃｔｉｏｎ）、中断传输（ＩｎｔｃｍｌｐｔＴｒａｎｓａｃｔｉｏｎ）、等时传输（１ｓｏｃｈｒｏｎｏｕｓＴｒａｌｌｓａｃｔｉｏｎ）。在默认端点上进行的传输称为控制传输，控制传输用于设备的枚举过程，所有的ｕｓＢ设各都要支持控制传输。控制传输分为控制写传输和控制读传输。控制写，读传输由一个设置事务、Ｏ或多个数据事务及一个状态事务组成。低速设备没有批量传输，只有全速和高速设备有批量传输。批量传输用于传输对时间不敏感的、大批量的数据块。ｕｓＢ没有为批量传输预留带宽，因此批量传输可以发送大量的数据而不会阻塞总线。只有在总线空闲的时候，批量传输才得到快速的传输。控制传输具有完整意义的一个最小单位是一个传输ｆｒｒ姐ｓｆｃｒ）。与控制传输不同，批量传输具有完整意义的一个最小单位是事务㈨ａ嘶ｏｎ）。因此，在批量传输过程中，要是某一个事务出错，传输方面要重新传输该事务㈣ａｃｔｉｏｎ）即可，不必重传整个传输＠∞ｓｆｅｒ）。低速、全速和高速设备都可以使用中断传输。中断传输的结构和批量传输～样，但是中断传输的传输机制和批量传输竞全不同。中断传输的传输带宽有保证。ｕｓＢ把９０％的总线带宽留给了中断传输和等时传输。中断传输适合于传输实时性较高的小数据块。ＵｓＢ的中断传输只是表明了这种传输的实时性很高，类似计算机中断机制的实时性。只有全速和高速设备才能够采用等时传输。等时传输表示数据有一个固定的传输速率，而且每个ＵｓＢ帧传输规定数量的字节数。一个等时传输可以表示为：ｌＩＮ或ＯＵＴ事务／，ｎ帧。当ｎ＝ｌ时，表示每一个ＵＳＢ帧都有一个等时传输事务。等时传输只有～个类型的第４０页

曼．堡．型兰茎查查兰．塑塞竺堡兰竺堡兰事务构成。每个事务只有标记包和数据包组成。注意，等时传输没有握手包。这标明等时传输是一种没有差错校验和出错重发机制。因此，等时传输主要用于实时的流传输。而且，这种流传输必须能够容忍偶尔的错误。ｕＳＢ描述符ｕｓＢ描述符是用于描述设备属性的特定数据结构。ｕｓＢ定义了５种这样的数据结构，有些是设备必需的描述符，有些是设备可以选择的描述符。主机在枚举过程中，通过控制传输获取或设置了这些描述符，从而了解或重新定义了设备的属性。在列举过程中，被请求的描述符依从大到小的次序传送给主机：首先是设备描述符，然后是配置描述符，接着是每个配置描述符的接口描述符，最后是接口描述符中的端点描述符。描述符含有ｕｓＢ协议规定的字段。所有的描述符都以字段ｂＬｅｎｇＩｌＩ和ｂＤｅｓｃｒｉＰ怕ｒＴ如ｅ作为开始。ｂＬｅｎｇｔｌｌ字段规定了该描述符的大小抽Ｄｅｓ甜ｐｔｏｒ规定了该描述符的类型。高级描述符的特定字段描述了低级描述符的特定属性。１．设备描述符设备描述符是有关整个设备的基本信息的集合。一个设备有且只有～个设备描述符。设备描述符是枚举过程中主机读取的第一个描述符。主机通过设备描述符来了解设备的ｕｓＢ版本信息、端点０的最大长度、产品ＩＤ、制造商ＩＤ等信息。其中主机通过产品ＩＤ和制造商ＩＤ来为设备选择一个驱动程序。此外，设各描述符还指出该设备有多少个配置描述符。２．配置描述符一个设备可以有多个配置，但是只有一个配置处于“活跃”状态。配置值从ｌ开始编号。编号为Ｏ的配置值表示设备未配置。一个配置有一个或多个接口。配置描述符包含了整个配置的长度、设备的电能使用和支持的接口等信息。主机在枚举设备时，也是要发送两次获取配置描述符请求。第一次请求，只需要配置描述符本身，以了解整个配置的长度。第二次请求，要求设备返回包括配置描述符、其中的接口描述符，以及接口描述符中的端点描述符的整个配置。３．接口描述符接口是一组特定端点的集合。一个配置可以有１个或多个接口。同～个配置中的不同号码的接口之间，它们拥有的端点各不相同，它们不能共享相同的端点。一个接口可以有若干个可替换接口，这些接口有共同的接口号码。接口描述符的接口号是从０开始编号。当本接口没有可以替换的接口时，可替换接口字段为Ｏ。比如一个配置只有１个接口，但是该接口有一个可以替换的接口。那么第一接口的接口号为Ｏ，可替换接口字段为Ｏ；而其可替换接口的接口号为０，可替换接口字段为０。主机从获取配置描述符中，获取接口描述符信息。接口描述符中最重要的信息是它支持的端点数量。该端点数量不包括端点Ｏ。４．端点描述符第４１页

国防科学技术大学研究生院学位论文除了端点Ｏ，所有的端点都需要一个端点描述符。端点描述符有６个字段，ｂＥｎｄｐｏｉｎ俄ｄｄｒｅｓｓ的Ｂｉｔ９表示端点的方向，ＯＩ．ｒｒ＝Ｏ，ＩＮ＝ｌ；Ｂｉｔ４．Ｂｉｔ６保留未用；Ｂｉｔｏ—Ｂｉｔ３表示端点号，端点号从ｌ编号。ｂｍＡｔ砸ｂｕｔｃｓ的Ｂｉｔｏ和Ｂｉｔｌ用来表示端点的传输方式：００＝控制，０ｌ＝等时，１０＝批量，ｌｌ＝中断。ｂＩｎｔｅｒｖａｌ是中断和等时端点以ｍｓ为单位的查询时间。在中断传输中，对于全速传输这个值是ｌ到２５５；对于低速设备这个值是ｌＯ到２５５，在等时传输中，这个值始终是０。５．字符串描述符字符串描述符是一个ＵＮＩＣＯＤＥ编码的文本。每一个ＵＮＩｃＯＤＥ字符使用１字来表示。从ＡｓｃＩＩ字符到其相应的ｕＮＩｃＯＤＥ字符之间有着简单的对应关系：ＡｓＣＩＩ字符作为ＵＮＩＣＯＤＥ的低字节，００Ｈ作为ＵＮＩＣＯＤＥ的高字节。字符串描述符是可以选择的，如果制造商、产品、序列号、配置和接口都没有定义字符串描述符，则它们的字符串描述符索引号为Ｏ。ＳＢ数据传输的具体程序流程图如下：图５．４ＵＳＢ通信流程图§５．５文件管理模块由于边界扫描控制器为了有足够的存储测试矢量的空间，我们选择Ｋ９Ｆ５６０８Ｕ作为边界扫描控制器的外部存储器，Ｋ９Ｆ５６０８Ｕ是一种ＦＬＡｓＨＭＯＭＥＲＹ芯片，设计中对外部存储器的操作使用到了文件管理系统方面的知识。磁盘文件管理系统的简介㈣磁盘文件系统中的ｎ谨类型可分为即汀１２、ＦＡＴｌ６和ＦＡＴ３２，将整个磁盘划分为４个独立的区域，每个区域包含磁盘的独立信息，且这４个独立区域中的信息组合成～个完整第４２页

国防科学技术大学研冤生院学位论文有效的磁盘文件管理系统。这四个区域分别是ＤＯｓ引导扇区、文件分配区（隧ｒ）、根目标区（ＦＤＴ）和文件数据区。（１）ＤｏＳ引导扇区。ＤＯＳ引导扇区：该扇区是磁盘的引导扇区，包含一些重要的磁盘系统信息，如：磁盘总共包含多少个扇区，每个族包含多少个扇区，每个扇区包含多少个字节等。通过这些磁盘系统信息可以计算出磁盘的容量、ＦＡＴ表和ＦＤＴ表的起始位置以及文件数据存放的起始位置等。在ＤＯｓ引导扇区中有一个非常重要的数据结构，就是ＢＰＢ（ＢＩＯｓＰａｒａｎｌｅｔｅｒＢｌｏｃｋｌ。从ｗｉｎ９５操作系统开始，确切的说应该是在０ｓＲ２（ＯＥＭＳｅ“ｉｃｅＲｅｌｅａｓｅ２）这个版本中引入的新Ｒ叮类型——＿ＦＡＴ３２，ＢＰＢ的内容有了新的变化，ＦＡＴ３２的ＢＰＢ内容和ＦＡＴｌ２僚ＡＴｌ６的内容在ＢＰＢ—Ｔｏｓｅｔ３２区域以前完全一致，而从偏移量３６开始他们的内容有所区别，具体内容要看ＦＡＴ类型为ＦＡＴｌ瑚１６还是Ⅳ汀３２（后面的内容会提到如何区分Ｒ虹格式）这点保证了在启动扇区中包含一个完整的彤汀１２胤垤１６或ＦＡＴ３２的ＢＰＢ内容。这么做是为了达到最好的兼容性，同时也为了保证所有的彤汀文件系统驱动程序能正确地识别和驱动不同Ⅳ盯格式，并让他们良好地工作，因为他们包含了现有的全部内容。下面说明一下ＤＯｓ引导扇区中重要的数据结构（其中包含了ＢＰＢ中的数据结构）。表５．１Ｄｏｓ引导扇区的数据结构名称ＢｓｊｍｐＢｏｏｔ偏移０大小３描述跳转指令。指向启动代码，允许以下两种形式：ｊＩＴｌＰＢ００ｔ【Ｏ】＝ｏｘＥ，ｉｍＰＢ００Ｉ【１】＝０ｘ？？，ｊｍＰＢ００ｔ【２１＝０ｘ９０ｊｍＰＢｏｏｔｆＯ】；０ｘＥ，ｊｍＰＢ００ｔ…＝ｏｘ，７．ｊＴＩｌＰＢ００ｔ［２】＝ｏｘ？？ｏｘ？？表示该字节可以为任意８一ｂｉｔ值，这是Ｉｎｔｅｌｘ８６架构３字节的无条件转移指令，跳转到操作系统的启动代码，这些启动代码往往紧接ＢＰＢ后面０扇区里的剩余字节，当然也可能位于其他扇区．以上的两种形式任取。ｊｍｐＢＯｏｔｆＯ】∞）【ＥＢ是较常用的一种格式ＢｓｊＥＭＮａｒｎｅＢＰＢ—ＢＹＴＳＰｅｒＳｅｃ３ｌｌ１３８２１很多情况下该域用于显示格式化，该趴ｒ卷的操作系统的名称每个扇区的字节数每簇的扇区数，其值必须是２的整数次方，同时必须保证每簇的字节数不超过３２ｌ（ＢＰＢ－ＳｅｃＰｅＩｃｌｕｓＢＰＢ—ＲｓｖｄＳｅｃＣｎｔ１４２保留区中保留扇区的数目，保留扇区从Ｆ埘卷的第一个扇区开始，此域不能为Ｏ，对于ＦＡＴｌ２和ＦＡＴｌ６必须为１，ＦＡＴ３２的典型取值为３２．目前很多ＦＡＴ程序都是硬性规定ＦＡＴｌ２脚１６ＢＰＢ—ＮｕｍＦＡＴＳ１６１的保留扇区数为ｌ此卷中ＦＡＴ表的份数。任何ＦＡＴ格式此域都建议为２。虽然此域取值为其他＞＝ｌ的数值也是合法的对于ＦＡＴｌ２和ＦＡ”６此域包含根目录中的目录项数（每个项长度为犯ｂｙｔｅｓ），对于ＦＡＴ３２，此项必须为Ｏ．对于ＦＡＴｌ２和ＦＡＴｌ６，ＢＰＢ—ＲｏｏｔＥｎｔＣｎｔ１７２此数值必须为ＢＰＢ—Ｂ粥Ｐｅｒｓｅｃ的偶数倍．为了达到最好的兼容性，ＦＡＴｌ嬲１６应该取值为５１２ＢＰＢＴｏｔＳｅｃｌ６１９２总扇区数，这里的总扇区数包括ＦＡＴ卷上的四个基本区的总扇区数第４３页

ＢＰＢＭｅｄｉａ２ｌ１对于“固定”（不可移动）存储介质而言，０ｘＦＳ是标准值，对于可移动存储介质，经常使用的数值是０ｘＦｏ，此域合法的取值可以取ＯｘＦｏ，ＯｘＦＳ，ＯｘＦＧ，ｏｘＦＡ，ＯｘＦＢ。０）【Ｆｃ，Ｏ）∞，Ｏ】（ＦＥ和０）【ＦＦ。另外要提醒的一点是，无论此域写入什么数ＢＰＢＦＡＴＳｚｌ６２２２Ⅳ汀１２舰盯１６一个ＦＡＴ表所占的扇区数，对于ＦＡＴ３２此域必须为零．在ＢＰＢＦＡＴｓ妇２中有指定其ＦＡＴ表的大小ＢＰＢ－ｓｅｃＰｅｒＴ他２４２每磁道扇区数，用于ＢＩｏｓ中断ｏｘｌ３，此域只对于有“特殊形状”（由磁头和柱面分割为若干磁道）的存储介质有效，同时必须可以调用ＢＩｏｓ的ｏｘｌ３中断得到此数值ＢＰＢ—ＮｕｍＨｅａｄｓ２６２磁头数，用于ＢＩｏｓ的ｏｘｌ３中断，类似于上面的ＢＰＢ—ｓｅｃＰｅｒｌｒｒｋ，只有对特殊的介质才有效，此域包含一个至少为１的数值，比如１４Ｍ的软盘此域为２ＢＰＢ—ＨｉｄｄＳｅｃ２８４在此ＦＡＴ分区之前所隐藏的扇区数．必须使得调用ＢＩｏＳ的０】【１３中断可以得到此数值．对于那些没有分区的存储介质，此域必须为ｏ，具体使用什么值由操作系统决定ＢＰＢｊＵＳｅｃ３２３２４该卷总扇区数（３２一ｂｉｔ）．这里的总扇区数包括ＦＡＴ卷上四个基本区的全部扇区．此域可以为０。若此域为０，ＢＰＢＴｏｔｓｅｃｌ６必须为非０，对于ＦＡＴ３２，此域一定是非０。对于ＦＡＴｌ２凰盯１６，如果总扇区数大于或等于Ｏｘｌｏｏｏｏ的话，此域就是总扇区数，同时ＢＰＢＴｃｎｓｅｃｌ６的值为０（２）文件分配区，它是一一对应于数据区簇号的列表，文件系统分配磁盘空间按簇来分配的。因此文件占用磁盘空间时，基本单位不是字节而是簇。某个文件只有一个字节，操作系统也会给他分配一个最小单元——即一个簇。文件分配区包含两个完全相同的ⅣＬＴ表，其中一个Ｒ玎表用作备份ｎ玎。每个鼢Ｔ表以１６字节为个单元。Ｒ玎·的每一个单元都映射磁盘上的一个簇，其中的值就反映了该簇的使用情况。需要注意的是跗ｒ的前四个字节是为系统保留的，一般固定为Ｆ８ＦＦＦＦＦＦ。为了可以将磁盘空间有序地分配给相应的文件，而读取文件的时候又可以从相应的地址读出文件，我们把数据区空间分成ＢＰＢＢｙｔｓＰｅｒＳｅｃ＋ＢＰＢｓｅｃＰｅ疋ｌｕｓ字节长的簇来管理，Ⅳ口表项的大小与彤汀类型有关，ＦＡ：ｒ１２的表项为１２一ｂｉｔ，ＦＡＴｌ６为１６一ｂｉｔ，而Ｒ虹３２则为３２～ｂｉｔ。对于大文件，需要分配多个簇。同一个文件的数据并不一定完整地存放在磁盘中一个连续的区域内，而往往会分成若干段，像链子一样存放。这种存储方式称为文件的链式存储。为了实现文件的链式存储，文件系统必须准确地记录哪些簇已经被文件占用，还必须为每个已经占用的簇指明存储后继内容的下一个簇的簇号，对文件的最后一簇，则要指明本簇无后继簇。这些都是由Ｆ＾Ｔ表来保存的，Ｒ町表的对应表项中记录着它所代表的簇的有关信息：诸如是否空，是否是坏簇，是否已经是某个文件的尾簇等。（３）根目录区。专用来存放根目录下的文件信息。根目录下的每一个文件在该目录区都对应一个３２字节的目录项。这３２字节的目录项包含文件的名称、属性、文件的长度、文件在磁盘上的起始簇号、文件建立和最后修改的日期和时间等。这些３２字节的小单元互相首尾相接，中间没有任何分隔标志。第４４页

表５．２根目录的数据结构名称ＤＩＲＮａｍｅ偏移地址０８大小８３ｌｌＯ２描述文件名扩展名文件的属性系统保留ＤＩＲＡｔｔｒ１ｌ１２ＤＩＲＣｒｔＴｉｍｅＤｎ王ＣｒｃＤａｔｅＤｌＲＦｓｔＣＪｕｓＤＩＲＦｉｌｅＳｉｚｅ２２２４２６２８文件创建的时间文件修改的时间文件数据的首簇号文件的大小，由３２一ｂｙｔｅ双字节组成２２２（４）文件数据区，该区是磁盘存放所有信息的场所为了便于管理，文件管理系统以簇为单位将文件分配在文件数据区的存储空间。ｌ族总是２ｎ个连续扇区。文件在文件数据区存放的起始位置存放在其对应目录下的ＦＤＴ表中，当文件的长度大于ｌＫ时，文件数据区的后续位置保存在即汀表中，即对应的Ⅳ汀单元中的数值就是文件的后续部分所存放位置的簇号。另外需要注意的是在用ＦｏｒｒｒＩａｔ对逻辑驱动器进行高级格式化的时候，将数据区的所有扇区进行分簇，其中有两个扇区被系统占用Ｆ８ＦＦＦＦＦＦ，每个簇占用的扇区可以从ＢＰＢ表中得到，计算存储文件扇区的地址时，应该将其值减２，由前面介绍的知识可以得出文件的数据区在磁盘上存放的具体簇号的计算公式如下：ＦｉｒｓｔＳｅｃｔｏｒｏ弼ｌｌｌｓｔｅｒ＝ＢＰＢ—Ｒ抖ＳｅｃＣｎｔ＋０ＢＰＢ—Ｎｔ‘ｎｔＦＡＴｓ’ＦＡＴＳ如＋ＲｏｏｔＤｔｒｓｅｃｔｏｒ＋娘Ｎ一萄’ＢＰＢ—ＳｅｃＰｅｒＣｌｌｌＳ把ｒ）根据上面的分析。本系统中对文件管理的具体流程如图５．５所示：首先根据文件管理系统的定义，先读取ＤＯＳ引导扇区中关于磁盘的文件类型的基本信息，如Ｂｏｏｔｓｅｃｔｏｒ、Ｒｓｄｓｅｃｔｏｒ和ＳｅｃｔｏｒｏｆＦａｔｓｉｚｅ，以及ＢＰＢ数据结构的具体参数，如ＢＰＢ—ＢＹＴＳＰｅｒＳｅｃＢＰＢ—ＳｅｃＰｅｒＣｌｕｓＢＰＢ—ＲｓｖｄＳｅｃＣｎｔＢＰＢｊ啪１ｍＦＡＴＳ和ＢＰＢ—ＲｏｏｔＥｎｔＣｎｔ，这些数据是后面文件数据区起始簇号的计算中的重要参数，然后根据根目录地址的计算公式：根目录地址＝ＢｏｏｔＳｅｃｔｏｒ＋ＲｓｄＳｅｃｔｏｒ＋２＋Ｓｃｃｔｏｒｏ印ａｔＳｉｚｅ计算得出根目录地址，根目录中包含了磁盘中所存储得所有文件得基本信息，根据主控计算机所生成的测试矢量文件的文件名，查找待加载的测试矢量数据，如果主控计算机与测试仪的通信正常，则显示目标文件已找到，如果未找到测试矢量文件，则显示出错信息。在找到文件后，根据文件数据区的首簇号的计算公式得出数据区的首簇号，将测试矢量的具体数据读入到待加载的数据缓存区中。第４５页