第5章 时序逻辑电路习题解答

5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

1DC1Q01DC1FF1

Q11DC1Q2ZCLKFF0FF2

图 题 5-1图

解：从给定的电路图写出驱动方程为：

D0(Q0nQ1n)nD1Q0nDQ21将驱动方程代入D触发器的特征方程Qn1nQ2

D，得到状态方程为：

nQ2Q0n1(Q0nQ1n)n1nQ1Q0n1nQQ21由电路图可知，输出方程为

nZQ2

根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。

1Q2Q1Q0Z11111110

题解5-1(a）状态转换图

1

CLK102345Q2/Z0tQ10ttQ00t

题解5-1(b）时序图

综上分析可知，该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。

A1DC11DYQ0C1FF1

CLKFF0Q1

图 题 5-2图

解：首先从电路图写出驱动方程为：

D0AQ1n

nnnnD1AQ0Q1A(Q0Q1)将上式代入触发器的特征方程后得到状态方程

n1Q0AQ1n

n1nnnnQ1AQ0Q1A(Q0Q1)电路的输出方程为：

2

nnYAQ0Q1

根据状态方程和输出方程，画出的状态转换图如图题解5-2所示

Q1Q00AY

题解5-2 状态转换图

综上分析可知该电路的逻辑功能为：

当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；

当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。

X1JC11KFF0Q01JC11KFF1

Q1YCLK(a) 电路图

CLKX12345678

(b)输入波形

图 题 5-3图

解：电路的驱动方程、状态方程和输出方程分别为：

3

J0X, K0XJ1XQ0,K1Xn1nnQ0XQ0XQ0X

n1nnnnnQ1XQ0Q1XQ1XQ0XQ1YXQ1nn1n1根据状态方程和输出方程，可分别做出Q1,Q0和Y的卡诺图，如表5-1所示。由此做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b）所示。

表 状态转换表

n1n1Q2Q1/Ynn

Q2Q1X

0

1

00

00/0

01/0

0001

00/0

11/0

11

00/1

11/0

10

00/1

11/0

011011Q1Q010XY10

5-3（a) 状态转换图

4

CLKX1234567Q1Q0Y题解5-3(b）时序图

综上分析可知：当输入X为序列110时，输出Y=1，因此，该电路是110序列检测器。

5-4 试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见表。

解：见图题解5-4。

5

6

图路电

4-5解题

5-5 在图所示的电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1100，B3B2B1B0=0001，CI的初值为0，试问经过4个CLK信号作用以后两个寄存器中的数据如何这个电路完成什么功能

1DC1A3C1A21DC1A11DC1A0CICOS1DC1B3C1B21DC1B11DC1B01DC1CICLK图 题 5-5图

解：经过4个CLK信号后，两个寄存器里的数据分别为：

A3A2A1A0110000011101，B3B2B1B00000

这是一个4位串行加法器电路。

5-6 分析图的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74161的功能表如表所示。

1EPETD0D1D2D374161CRD1CLK计计计计计计LDCLKQQQQ0123计计计计图 题 5-6图

解：图所示的电路，是用异步置零法构成的十进制计数器，当计数进入Q3Q2Q1Q01010状态，与非门译码器输出低电平置零信号，立刻将74161置成Q3Q2Q1Q00000状态，由于Q3Q2Q1Q01010是一个过渡状态，不存在稳定状态的循7

环中，所以电路按0000~1001这十个状态顺序循环，从而构成十进制计数器。

5-7 分析图的计数器电路，在M=0和M=1时各为几进制计数器74160的功能表与表相同。

MEPETD0D1D2D3C74160CLKCLKQQQQ0123LDRD计计计计Y1

图 题 5-7图

解：图所示的电路，是用同步置数法将74160接成的可变模计数器。

在M=1时，当电路进入状态Q3Q2Q1Q01001以后，LD0，下一个CLK到达时，将D3D2D1D00100置入电路中，使Q3Q2Q1Q00100，然后再从0100继续做加法计数。因此，电路按0100~1001这六个状态顺序循环，从而构成六进制计数器。

同理。在M=0，电路将按0010~1001这八个状态顺序循环，故形成八进制计数器。

5-8 图电路时可变模计数器。试分析当控制变量A为0和1时电路各为几进制计数器。74161的功能表见表。

1EPETD0D1D2D374161C计计计计计计CLKACLKQQQQ0123LDRD1Y计计计计图 题 5-8图

解：这是用同步置数法接成的可控进制计数器。在A=1时，计数器计为8

Q3Q2Q1Q01011后，给出LD0信号，下一个CLK到来时计数器被置成Q3Q2Q1Q00000，故是一个十二进制计数器。在A=0时，计数器计为Q3Q2Q1Q01001后，给出LD0信号，下一个CLK到来时，计数器被置成Q3Q2Q1Q00000，故构成十进制计数器。

5-9 十六进制计数器74161的功能表如表所示，试以74161设计一个可控进制计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数器输入端和进位输出端。

解：此题可有多种接法。图题解5-9是利用同步置数法接成的可控计数器，因为每次置数时置入的是D3D2D1D00000，所以M=1时，应从Q3Q2Q1Q01110状态译出LD0信号；而在M=0时，应从Q3Q2Q1Q00100状态译出LD0信号。

1EPETD0D1D2D374161C计计计计计计CLKCLKQQQQ0123LDRD1MY计计计计

题解 5-9图

5-10 试分析图计数器电路的分频比(即Y与CLK的频率之比)。74161的功能表见表。

011EPETD0D1D2D374161 (1)CCLK计计计计计计RD1LDCLKQQQ1Q01231EPETD0D1D2D374161 (2)CCLKQQQQ0123RD1LD计计计计Y

图 题 5-10图

9

解：第（1）片74161是采用置数法接成的七进制计数器。每当计数器状态进入Q3Q2Q1Q01111（十五）时译出LD0信号，置入D3D2D1D01001（九），所以是15-9+1=7进制计数器。

第（2）片74161是采用置数法接成的九进制计数器，当计数器状态进入Q3Q2Q1Q01111（十五）时译出LD0信号，置入D3D2D1D00111（七），所以是15-7+1=9进制计数器。

两片74161之间采用了串行进位连接方式，构成了79=63进制计数器，故Y与CLK的频率之比为1：63。

5-11 图 电路是由两片同步十进制计数器74160组成的计数器，试分析它是多少进制的计数器

11EPETD0D1D2D374160 (1)CLDRD1EPETD0D1D2D374160 (2)CY计计计计1LDCLKQQQ1Q0123计计计计计计CLKQQQQRD0123CLK

图 题 5-11图

解：第（1）片74160工作在十进制计数状态，第（2）片74160采用置数法接成三进制计数器，两片之间是十进制。

若起始状态第（1）片和第（2）片74160的Q3Q2Q1Q0分别为0001和0111，则输入19个CLK信号以后，第（1）片变为0000状态，第（2）片接收了两个进位信号以后变为1001状态，并使第（2）片的LD0。第20个CLK信号到达后，第（1）片计成0001，第（2）片被置成0111，于是返回了起始状态，所以这是二十进制计数器。

5-12 图电路是由两片同步十六进制计数器74161组成的计数器，试分析它是多少进制的计数器

10

1EPETD0D1D2D374161 (1)CLDRD1EPETD0D1D2D374161 (2)CLDCLKQQQ1Q0123CLK计计计计计计RCLKQQQQD10123Y计计计计

图 题 5-12图

解：这是采用整体置数法接成的计数器。

在出现LD0信号以前，两片74161均按照十六进制计数，即第（1）片到第（2）片为十六进制，当第（1）片计为0010（二），第（2）片计为（五）时产生LD0信号，待下一个CLK信号到达后两片74161同时被置零，总的进制为5162183，故为八十三进制计数器。

5-13 画出两片同步十进制计数器74160接成同步三十一进制计数器的接线图。允许附加必要的门电路。

解：由于31是素数，不能分解，所以必须采用整体置数法或整体置零法。这里采用了整体置数法，具体是，先将两片按同步连接方式接成1010100进制计数器，然后用电路计为30的状态译码出LD0的信号，如题解5-13所示。这样在电路从全零状态开始计数，计入31个CLK后将返回全零状态，形成三十一进制的计数器。

1EPETD0D1D2D374160 (1)CLDRD1EPETD0D1D2D374160 (2)CLD1CLKQQQ1Q0123计计计计计计CLKQQQQRD0123CLKY计计计计

题解 5-13图

11

5-14 用同步十进制计数器74160设计一个三百六十五进制计数器。要求各位间为十进制关系。允许附加必要的门电路。

解：因为要求各位之间是十进制关系，所以需令每一位的74160接成十进制计数状态，并以低位的进位输出作高位的EP和ET的控制信号（或进位脉冲），接成三位十进制计数器，然后用整体置数（或置零）法再改接成三百六十五进制计数器。

题解5-14是采用同步置数法的接线图，当计数器计成364状态时译出LD0信号，下一个CLK脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。

D0D1D2D374160 (1)1EPETCLDRD1EPETD0D1D2D374160 (1)CLDRD1EPETD0D1D2D374160 (2)CLD1CLKQQQ1Q0123CLK计计计计计计CLKQQQ1Q0123CLKQQQQRD0123Y计计计计

题解 5-14图

5-15 设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任意时刻。

解：电路接法见题解5-15所示，计数器由六片74160组成，第（1）、（2）两片接成六十进制的“秒”计数器，第（1）片为十进制，第（2）片为六进制，第（3）、（4）片接成六十进制的“分”计数器，接法同“秒”计数器，第（5）、（6）片用整体复位法接成二十四进制的“时”计数器。显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。

12

13

题解5-15

电路图

5-16 试利用同步十六进制计数器74161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。

解：此题的设计方法不是唯一的，比如可以采用同步置数法得到74161接成十二进制计数器，并把它的Q3,Q2,Q1,Q0接至74LS154的A3,A2,A1,A0输入端，在连续输入CLK脉冲后，在74LS154的Y0~Y11输出端就得到了12个等宽的顺序脉冲P0~P11，电路接法如题解 5-16所示。

1EPETCLKCLKD0D1D274161Q0Q1Q2Q3A0A1A2D3RDLD1CSASB74LS154A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15P0P1P2P3P4P5P6P7P8P9P10P11计计计计

题解 5-16图

5-17 设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出“”的序列信号。

解：此题的一种设计方案使用十进制计数器和8选1数据选择器组成的，若十进制计数器选用74160，则可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要产生的输出Z之间关系的真值表，如下表所示。

若采用8选1数据选择器74HC151，则它的输出逻辑式可写为：

14

YD0(A2A1A0)D1(A2A1A0)D2(A2A1A0)D3(A2A1A0)D4(A2A1A0)D5(A2A1A0)D6(A2A1A0)D7(A2A1A0)再由真值表写出Z的逻辑式，并化成与上式对应的形式后，得到：

ZQ3(Q2Q1Q0)Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)Q3(Q2Q1Q0)

令A2Q2，A1Q1，A0Q0，D0D1Q3，D2D4D5D7Q3，D3D60，则数据选择器的输出Y即是所求的Z，电路接法见题解 5-17图所示。

CLK计计计Q3Q2Q1Q0Z 0 1 2 3 4 5 6 7 8 91 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 1

CLKEPETCLKQ0D0Q1D1Q2D2QD3LDRD13CD0D1D2D3D4D5D6D7A2A1A074HC15174160YZS

题解 5-17图

5-18 试用JK触发器和门电路设计一个同步七进制计数器。

解：因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成，若对电路的状态编码没有提出要求，则取哪七个状态以及状态如何更替可自行确定，比如采用下图题解5-18 (a)状态转换图所示的状态编码和循环顺序，即可画出电路次态15

n1n1(Q3n1Q2Q1)的卡诺图如图题解5-18（b）所示。

111Q2Q1Q

题解5-18(a）状态转换图

n1n1Q3n1Q2Q1的卡诺图

Q3n1的卡诺图

n1

Q2的卡诺图

Q1n1的卡诺图

题解5-18(b）卡诺图

从图（b）的卡诺图写出电路状态方程为：

Q3n1Q3Q2Q2Q1(Q2Q1)Q3(Q2)Q3n1Q2Q2Q1Q3Q2Q1(Q1)Q2(Q3Q1)Q2

n1Q1Q2Q1Q3Q1(Q2Q3)Q1(1)Q116

将上式与JK触发器特性方程的标准形式Qn1JQKQ对照，即可得到驱动方程为：

J3Q2Q1 ; K3Q2J2Q1 ; K2(Q3Q1)

J1(Q3Q2) ; K11根据驱动方程画出的电路图如题解5-18(c）图所示。将无效状态111代入状态方程，得次态000，说明该电路能自启动。

CLK1JC11KFF0Q11Q11JC11KFF1Q2Q21JC11KFFQ32

Q3

题解5-18(c) 逻辑电路图

5-19 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。

解：因为电路必须有11个不同的状态，所以需用四个触发器组成这个电路，如果按题解5-19表取电路的11个状态和循环顺序，则可画出表示电路的次态的卡诺图如图题解5-19

(a)所示。

题解5-19表 电路的状态转换表

17

计计计计计0计

Q3Q2Q1Q0 0 0 0 1

12 0 0 1 0

23 0 0 1 1

34 0 1 0 0 05 0 1 0 1 06 0 1 1 0 07 0 1 1 1 08 1 0 0 0 09 1 0 0 1 010 1 0 1 0 011 1 0 1 0 0计计计计 0 0 0 0 0计 计 计 计1 0计计计C 0 0 0 4 5 6 7 8 9 1 10计计计

00 01 11 10Q1Q0Q3Q200 0001/0 0010/0 0100/0

0011/001 0101/0 0110/0 1000/0

0111/011 xxxx/x xxxx/x xxxx/x xxxx/x10 1001/0 1010/0 xxxx/x 0000/1

n1n1n1n1题解5-19

Q3Q2Q1Q0/C的卡诺图

由卡诺图得到四个触发器的状态方程为：

Q3n1Q3Q1Q2Q1Q0n1Q2Q2Q1Q2Q0Q2Q1Q0

n1Q1Q1Q0Q3Q1Q0n1Q0Q3Q0Q1Q0输出方程为：

CQ3Q1

由于D触发器的特性方程是Qn1D，于是得到图题解5-19 (b) 所示的电路图。由状态方程得输出方程画出电路的状态转换图如图题解5-19 (c)所示，可见电路能自启动。

18

CLKD01DC1FF0D1Q01DC1FF1

D2Q11DC1FF2

D3Q21DC1FF3

Q3计计计计C

题解5-19(b) 逻辑电路图

1111Q3Q2Q1Q0C111110

题解5-19(c) 状态转换图

5-20 设计一个串行数据检测电路。当连续出现四个和四个以上的1时，检测输出为1，其余情况输出为0。

解：设未输入1以前电路的初始状态为S0，输入一个1以后电路的状态为S1，连续输入两个1以后电路的状态为S2，连续输入三个1以后电路的状态为S3，连续输入四个和四个以上的1以后电路的状态为S4，则可根据题意画出图题解5-20 (a)所示的状态转换图。

19

000001011S0S0S411S10100S1010001S31S20S3S20

(a) (b)

题解5-20 状态转换图

由图题解5-20 (a)可见，S4和S3是等价状态可以合并，简化后的状态转换图如图题解5-20 (b)所示。

因为电路工作过程有四个状态，所以需要用两个触发器的四种状态组合00、01、10、11分别表示状态S0、S1、S2、S3，并以A表示输入，Y表示输出，则根据图题解5-20 (b)可列出如题解5-20表所示的电路的状态转换表。

题解5-20表 状态转换表

n1n1Q2Q1/Ynn

Q2Q1X

0

1

00

00/0

01/0

01

00/0

10/0

11

00/0

11/1

10

00/0

11/0

n1n1由表可画出Q1,Q0和Y的卡诺图，如图题解5-20 (c)所示。

Q1Q0A 00 01 11

10A 00 01 11 100 0 0 0 01 1 0 1 1Q1Q0A 00 01 11 10Q1Q00 0 0 0 01 0 1 1 1

0 0 0 0 01 0 0 1 0Q1n1

Q0n1

Y

题解5-20 (c) 卡诺图的分解

20

从卡诺图得到电路的状态方程和输出方程为：

n1Q1AQ1AQ0

n1Q0AQ1AQ0YAQ1Q0

n1若选用D触发器组成该电路，由于其特性方程Q所示的电路图。

D，于是得到如图题解5-20(d)A1DC1Y1DC1Q0Q1CLK题解5-20(d) 逻辑电路图

5-21 设计一个控制步进电动机三相六状态工作的逻辑电路。如果用1表示电机绕组导通，0表示电机绕组截止，则3个绕组ABC的状态转换图应如图所示。M为输入控制变量，当M1时为正转，M0时为反转。

1/1011011001/100M/ABCABC1/0010010/1000/1100/1010/0100/0010/0111101/1100101/0110111/010

图 题 5-21图

解：取Q1,Q2,Q3三个触发器的状态分别表示A，B，C的状态，由图可见，输出状态与A，B，C的状态相同，故可直接得到yaQ1，ybQ2，ycQ3。根据已知的状21

态转换图画出Q1所示。

n1Q3Q2、、n1n1作为Q1,Q2,Q3和M的逻辑函数的卡诺图如图题解5-21(a)Q2Q3Q100 xxx 011 010

M110 00 01 11

1001 101 001 xxx

10011 110 100 xxx

01010 xxx 101 001

题解5-21(a) 卡诺图

011由卡诺图写出状态方程：

Q1n1MQ2MQ3n1Q2MQ3MQ1

n1Q3MQ1MQ2若采用D触发器，则根据Q题解5-21 (b)所示的电路图。

ya

(A)yb

(B)yc

(C)n1D，即得到每个触发器的驱动方程，据此可画出如图CLKD11DC1FF1

D2Q11DC1FF2

D3Q21DC1FF3Q3M

题解5-21(b) 逻辑电路图

22

5-22 用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表见表。

表 题5-22状态转换表

计 计 计 计计计计计计计计计计计Q3Q2Q1Q0C6

0 0 0 00 0 0 1

0 0 1 1

0 0 1 0

0 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

n!n1n1n1解：按表中给出的计数顺序，得到图题解5-22(a)所示的Q3Q2Q1Q0的卡诺图。

00 01 11 10Q1Q0Q3Q200 0001/0 0011/0 0010/0

0110/001 1100/0 0100/0 0101/0

0111/011 1101/0 1111/0 1110/0

1010/010 0000/1 1000/0 1001/0

1011/0题解5-22(a) 卡诺图

从卡诺图写出状态方程，经化简后得到：

n1Q3Q3Q1Q3Q0Q2Q1Q0(Q2Q1Q0)Q3(Q2Q1Q0)Q3

23

n1Q2Q2Q1Q2Q0Q3Q1Q0(Q3Q1Q0)Q2(Q3Q1Q0)Q2

Q1n1Q1Q0Q3Q2Q0Q3Q2Q0((Q2Q3)Q0)Q1(Q0(Q3Q2))Q1

n1Q0Q3Q2Q1Q3Q2Q1Q3Q2Q1(Q3Q2Q1)Q0(Q3Q2Q1))Q0

从以上状态方程，再由Jk触发器的特性方程，可得到驱动方程为：

J3Q2Q1Q0; K3Q2Q1Q0J2Q3Q1Q0; K2Q3Q1Q0J1(Q3Q2)Q0; K1(Q3Q2)Q0J0(Q3Q2Q1) ; K0(Q3Q2Q1)进位输出信号为：CQ3Q2Q1Q0。得到的逻辑图如图题解5-22(b)所示。

1JC11KFF0Q0Q01JC11KQ1FF1Q121JC11KFFQ22

Q31JC11KFFQ33

QCCLK题解5-22(b) 逻辑电路图

24